エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
10nmではトランジスタ密度を2.7倍に! インテル 半導体ロードマップ (1/4)
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
10nmではトランジスタ密度を2.7倍に! インテル 半導体ロードマップ (1/4)
ファウンダリーロードマップシリーズの最後はインテルで締めたい。インテルは今年3月28日、Tecnhnology ... ファウンダリーロードマップシリーズの最後はインテルで締めたい。インテルは今年3月28日、Tecnhnology and Manufactureing Dayというイベントを米国で開催、同社のプロセス技術の最新動向について説明した。このイベントのスライドから、かいつまんで動向を追っていきたい。 14nm++は同一消費電力なら 性能を25%ほど改善できる まず14nm世代について説明しよう。以前も紹介したが、インテルは14nmに続き14nm+と14nm++の2つの派生型をリリースすることを決めており、Kaby Lakeには14nm+が利用されている。その14nm+と14nm++についての説明が今回あった。