エントリーの編集
![loading...](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/common/loading@2x.gif)
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
Deep Learningの学習用ハードウェアの電力効率を向上させる回路技術を開発 : 富士通
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
![アプリのスクリーンショット](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/entry/app-screenshot.png)
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
Deep Learningの学習用ハードウェアの電力効率を向上させる回路技術を開発 : 富士通
English PRESS RELEASE (技術) 2017年4月24日 株式会社富士通研究所 Deep Learningの学習用ハードウェ... English PRESS RELEASE (技術) 2017年4月24日 株式会社富士通研究所 Deep Learningの学習用ハードウェアの電力効率を向上させる回路技術を開発 株式会社富士通研究所(注1)(以下、富士通研究所)は、Deep Learningの学習処理に用いるデータのビット幅を削減することで、ニューラルネットワーク構造や学習方式を変えずに学習用ハードウェアの電力効率を向上させる回路技術を開発しました。 Deep Learningの学習プロセスでは学習データをもとに膨大な演算処理を行う必要がありますが、学習処理を実行するサーバなどのハードウェアでは利用できる電力量で処理性能の上限が決まることから、Deep Learningの学習処理を高速化するためには、電力効率を向上させることが課題となっていました。 今回、演算に用いるデータのビット幅を削減した独自の数値表現と、Deep