エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
RISC-VなGPGPUであるVortexを深堀する (その2) - Vengineerの戯言
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
RISC-VなGPGPUであるVortexを深堀する (その2) - Vengineerの戯言
はじめに RISC-VなGPGPUであるVortexを深堀する (その2) 今回は、Vortex の内部構成 (マイクロアーキテ... はじめに RISC-VなGPGPUであるVortexを深堀する (その2) 今回は、Vortex の内部構成 (マイクロアーキテクチャ)を見ていきます。 マイクロアーキテクチャ マイクロアーキテクチャについては、Vortex の doc の下にある microarchitecture.md に書かれています。 下図はその中にあるものです。説明のために引用します。 図の上が、Vorex Core のマイクロアーキテクチャです。図の下は 右から複数のVortex CoreをまとめたCluster、ClusterをまとめたProcessor、Processortを入れたFPGAとなり、このFPGAがホストとPCIeで接続されています。 Clusterの中には、L2 Cache を、Processorの中には、L3 Cache を搭載しています。Clusterの中に4個の Vortex を入れて、