プロセッサー・キャッシュ最適化技法
© 2007, Intel Corporation. 無断での引用、転載を禁じます。 記載内容は予告なしに変更されることがあります。 ＊その他の社名、製品名などは、一般に各社の商標または登録商標です。 プロセッサー・キャッシュ最適化技法 インテル株式会社 ソフトウェア＆ソリューションズ統括部 ソフトウェア製品部 2 © 2007, Intel Corporation. 無断での引用、転載を禁じます。 記載内容は予告なしに変更されることがあります。 ＊その他の社名、製品名などは、一般に各社の商標または登録商標です。 Intel、インテル、 Intel ロゴは、アメリカ合衆国およびその他の国における Intel Corporation またはその子会社の商標または登録商標です。 インテル® ソフトウェア開発製品 L1キャッシュでのアクセスミスは数十クロックのペナ ルティーが生じる L2キャッシ
仮想メモリ方式の分類
作成日：2006.03.30 修正日：2016.10.17 更新記録 (2006.03.30) 2006/3/10 と2006/3/11 の日記の内容を元に作成。 (2006.04.07) SPARC 32 ビットプロセッサのページテーブル構成を修正。 (2006.05.25) 3.2節ページテーブルエントリを追加。 (2012.05.29) PowerPC のセグメントサイズの誤りの修正と図の追加。 (2016.10.17) Intel64 の Process-Context Identifiers(PCIDs) と Protection Keys の説明を追加。また TLB エントリの無効化と ARM の情報も追加。タイポの修正。 1. はじめに 2. 仮想メモリの全体像とページング以外の機構 事前処理 事後処理 3. ページング 3.1 ページウォーク 3.2 ページテーブルエントリ
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
