page not availableIBM Research
HTMはメモリ管理の為に生まれてきたんだよ！ ΩΩ＜な、なんだってー - Software Transactional Memo
HTMの第一人者にして、obstruction-freeやwait-freeなどの厳密な定義や、CAS命令の数学的な意義を証明し、The Art of Multiprocessor Programmingの著者で、ロックフリーでもSTMでも八面六臂の活躍をしているMaurice Herlihy先生が連名している最近の論文を流し読み。 Aleksandar Dragojevic, Maurice Herlihy, Yossi Lev, Mark Moir: On the power of hardware transactional memory to simplify memory management. PODC 2011: 99-108 「トランザクショナルメモリのパワーでメモリ管理を簡略化する」という感じ。 GCを使わない環境下においてメモリ管理は鬼門になってて、そのせいでC++のロ
Instruction Set Architecture
Using Intel.com Search You can easily search the entire Intel.com site in several ways. Brand Name: Core i9 Document Number: 123456 Code Name: Emerald Rapids Special Operators: “Ice Lake”, Ice AND Lake, Ice OR Lake, Ice* Quick Links You can also try the quick links below to see results for most popular searches. Product Information Support Drivers & Software
はじめてのにき(2013-02-15)
_ PTT http://ptt.prosym.jp/arc/388/ タイトルに魅かれてひさびさに行ったら、すごい楽しかった! はじめて HTM 含む TM に価値があると思える話だった。未だに STM は信じてないけど、後の呑み会で STM が速くなりうるケースはあるよんと教えてもらって、なるほどなぁとかそういう。 ちょうどよくわかってなくて、なんとなく知りたいなーと思ってたあたりをわかりやすく、かつ詳しくはないけどなんとなく言葉は知ってる ruby の文脈で語ってくれたので、僕にとってわかりやすめでラッキーだったというのもあるとは思うけど、すごく良い話だったと思う。後でリクエストしようと思ってたけど忘れてたんだけど、発表資料どっかに上がるといいなー。 遅れて行って、最初の頃は発表より GSL っていう SC2 の大会の今日の動向の方が気になってたけど、後の方は GSL どうでもよくな
IDF 2012 - 次期Intel Core「Haswell」の内部構造を探る - 拡張命令(AVX2/TSX)編
Haswellにおける、特にエンタープライズ向けの大きな目玉がトランザクションメモリである。トランザクションメモリとは如何な物で、どう利用するのか? という話は今年2月に安藤先生が記事になさっているので、こちらをご覧いただく方が説明が早い。ということで、以後は安藤先生の記事を読んでいることを前提に説明する。 TSXは粗粒度のロック機構を提供するHLE(Hardware Lock Elision)と、細粒度のロック機構を提供するRTM(Restricted Transaction Memory)の2種類が用意される。HLEはXACQUIRE/XRELEASE、RTMはXBEGIN/XENDで、他にXTEST/XABORTという命令が追加されている(Photo23)。
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
https://dl.acm.org/citation.cfm?id=1345238
Adding lock elision to Linux
Welcome to NCI - National Computational Infrastructure
