Altera FPGAを使って step by step でCPUを作るには? - ぱたへね
[fpga-cpu]で面白そうな話題がありました。コンピュータアーキテクチャの授業で、Altera FPGAを使って簡単なCPUを作るので、生徒とTAに1冊に勧める一冊の本を教えて欲しいという質問です。 このメールへのリプライに出てきた本とURLを紹介します。 opencoreの中のcpu_lecture http://opencores.org/project,cpu_lecture 上のURLからpdfがダウンロードできます。Atmelの8bitCPUをVHDLで実装しています。コンパイラは、既存のgcc-avrを使っています。 ヘネパタとパタヘネ Hennesy and Peterson's Computer Architercture D.A. Patterson, J.L. Hennessy: Computer Organization & Design 定番の2冊。私はパタヘネ
ハード素人が32bit CPUをFPGAで自作して動かすまで読んだ本のまとめ - スティルハウスの書庫の書庫
男子たるもの一度は自分でCPUを作ってみたいものだけど、ICでLEDをピカピカさせた程度の経験しかないハード素人な俺だったので、CPUを自作してる東大生などを遠くから見て憧れてるだけだった。しかしおよそ一年前のこと、「MIPSなんて簡単に作れますよ！」とKさん（←FPGAでLispマシンを自作するような人）に言われて、お、おぅ。。そりゃKさんはそうでしょうよ。。あれ、もしかして俺にもできるかな。。？ と思った。この一言がなければ32bitのCPUを自作しようなんて考えなかっただろう。 それから一年ちょい、とくに今年の正月休みやFPGA温泉でがっつりがんばって、なんとかMIPS Iサブセットの自作CPUが動いた。これはフィボナッチを計算してるところ。 ちなみに、これはこんな感じのフィボナッチのコードをCで書いて、 void main() { int i, *r = (int *)0x7f00
Welcome to Bingjun's Homepage
I am a Ph.D. student in VLSI CAD Lab. My advisor is Prof. Jason Cong. I got M.S. degree in UCLA Electrical Engineering , with the Outstanding Materer Thesis Award (1 out of 104) in 2012. I got B.S. degree (with honors) in Microelectronics Department, Peking University, Beijing, China in 2010. Design novel architectures for customizable energy-efficient computing Focus on domain-specific optimizati
AMD Zynq™ 7000 SoCs
Tried. Trusted. Long Lasting. With typical lifespans extending well past 15 years, you can depend on AMD devices being around for the life of your design. AMD 7 Series FPGAs and adaptive SoCs extended through 2040* AMD UltraScale+™ FPGAs and adaptive SoCs extended through 2045* Read the Blog *Due to the shorter lifecycles of high-bandwidth memory (HBM) components, AMD cannot extend the lifecycle o
OpenCL meets FPGA #2 最適化編 - Qiita
ホスト経由で単なるアクセラレータとしてFPGAボードを使う場合、I/O性能に律速するような単純なタスクのスループット勝負では、GPUに対してかなり分が悪い事がわかります。 電力性能比にすればトントンですが、コスト性能比が悪すぎます。FPGAも数が出れば安くなるでしょうが、コンシューマ向けに大量にチップをばらまいているGPUに正面切って物量で挑むのは、現時点では茨の道と言わざるを得ません。 では、ディスクリートFPGAが生きる道はどこか？率直にいうと： deeeeeepなパイプラインが生きる、Compute Intensiveな問題 外部I/Oと直結してレイテンシ勝負 メモリI/Oネックになった瞬間に負けるので、それ以外の場所で勝負になります。1はまあ、順当な感じですが、2が謎ですね。外部I/Oって、何でしょうか。 ここまで、意図的に無視してきましたが、PCIe385にはSFP+という光イン
OpenCL meets FPGA #1 入門編 - Qiita
イントロダクション OpenCLは、ヘテロジニアスなマルチコア環境、特にGPUを含む系をターゲットとして広まってきたという印象がありますが、近年、その勢力図に変化が現れつつあります。マルチコアCPU、GPUに続くOpenCL界の第3勢力、それは・・・ F P G A。 本記事では、OpenCL for FPGAとはどのような技術なのか、マルチコアCPU/GPUに比べて本当にはやいのか・・・その光と闇を暴き、真実を明らかにしたいと思います。 FPGA向けOpenCL実装 2014年12月現在、OpenCL C言語を用いてデザインが可能なツールを出しているFPGAベンダーはAlteraとXilinxの2社です。 Altera SDK for OpenCL Xilinx SDAccel XilinxのSDAccelは先日リリースされたばかりで情報が少ないため、本記事ではAltera SDK fo
Altera DE0 - Sim's blog
FIAT500と洗車の日々・・・さんの記事「Altera FPGAボード DE0」でTERASICの新しいFPGAボードのことを知りました(製品ページ)。 FPGAはCyclone III 3C16 FPGAで、EPCS4 serial EEPROMというコンフィグレーションROMも搭載されています。15408個のLE(ロジックエレメント?)が搭載されているとのことですが、これってどのくらい大きいものなんでしょうか? $119とやたら安い上に、色々なペリフェラルがついていて、なかなか楽しそうなボードです。 - 8MバイトSDR-SDRAM - 4MバイトNOR-FLASH - SDカードソケット - プッシュボタンx3 - スライドスイッチx10 - LEDx10 - 7セグLED 4桁 - 16x2LCDコネクタ(LCDモジュールはなし) - VGA出力(4096色) - RS232シリ
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
マイクロプロセッサの設計と実装
Communication Optimization for Customizable Domain-Specific Computing
https://ptopenlab.com/cloudlabconsole/