新居良祐サポートページ - Verilog-HDL入門
5.3 モジュール宣言（module, endmodule） module モジュール名（入出力ポート名）; … … 回路の記述 … … endmodule モジュールとは回路ブロックのことです。Verilog-HDL で回路やシミュレーションの記述を行うときには必ず宣言します。モジュールの最後は endmodule と記述します。 module には必ずセミコロン“;”が必要ですが，endmodule には必要ありません。 モジュール名には適当な名前（識別子）を付けることができます。入出力ポート名には，入力信号と出力信号の両方を記述してください。 5.4 ポート宣言（input, output） input 入力信号名; output 出力信号名; モジュール宣言の入出力ポート名で記述したものを，入力と出力に分けて宣言します。またバスの宣言も可能です。たとえば， input a3, a2
PSpice
SPICE（Simulation Program with Integrated Circuit Emphasis）とは電子回路シミュレーションプログラムのことで，ここでは PSpice というツールを使います。PSpice は Cadence 社の OrCAD に含まれているソフトで，全世界で使われているらしいです。「抵抗」や「トランジスタ」といった素子の部品を図面に配置して，電圧などを設定するだけで波形が表示されるというお手軽な（といっても奥は深い…）ソフトです。実際の電子回路の測定にはオシロスコープなどの高価な器械が必要ですが，パソコン上でシミュレーションを行うので特別な器械は必要ありません。要るのは電子回路の知識だけです。 なお，このページを見ながら PSpice の操作を行おうという方は，あらかじめ印刷しておくことをおすすめします。ただ，この図入りですので枚数が多くなる可能性があ
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
