仮想メモリーを支えるもうひとつのキャッシュ TLB (1/3)
仮想アドレスと物理アドレスを変換する Address Translationの基本 前回はメモリーの階層構造と同様に、複数段階のキャッシュ構成があることを説明した。今回はちょっと見方を変えた話をしたい。まず、キャッシュという形でCPU内部に搭載されている、別のメモリーについて触れよう。 ご存知の通り、1次キャッシュは通常「ハーバード・アーキテクチャー」と呼ばれる構造に基づき、命令用とデータ用がそれぞれ別に用意される。詳細は後述するが、2次キャッシュや最近では3次キャッシュを搭載するプロセッサーも多くなった。ただ、これらはいずれも「プログラムそのもの、およびプログラムの実行時に利用されるデータ」である。 「ではそれ以外に何かあるのか？」と言われると、これが結構ある。一番多く利用されるのが「TLB」(Translation Lookaside Buffer)と言われるものだ。これは「仮想記憶」
【再録】コンピュータアーキテクチャの話(13) キャッシュの構造や働き(上級編) - キャッシュコヒーレンシ
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 以上のように、VI方式で大容量のキャッシュを実現するには制約があるので、より大きな1次キャッシュとする場合はPIPT方式が用いられる。但し、普通にTLBを引き物理アドレスを求めてからキャッシュをアクセスすると時間が掛かるので、メモリの回路特性を利用して高速化する方法を用いることが多い。一般的なメモリの回路構造は図10に示すように、メモリセルアレイの中からアクセスするメモリセルを行アドレスと列アドレスで選択する。行の選択は行アドレスをRow Decoderでデコードし、セル一つのアレイの一行を選択する。列方向にも信号を増幅して読み出すセンスアン
【再録】コンピュータアーキテクチャの話(12) キャッシュの構造や働き(上級編) - メモリエーリアス
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 プロセスごとの仮想空間の使用と、ページテーブルによる管理は、メモリの効率的な使用と、各ページにさまざまな属性を付け、使い方をチェックすることにより、安全性を高められる優れた方法であるが、キャッシュに対しては少なからぬ影響がある。 プログラムの実行に伴うメモリアクセスは仮想アドレスで行われる。従って、TLBにより実アドレスに変換してキャッシュを参照する必要がある。しかし、これでは高速を要する1次キャッシュのアクセスがTLBをアクセスして実アドレスに変換し、その実アドレスでキャッシュをアクセスするという2段階となり、アクセス時間が長くなるという問
【再録】コンピュータアーキテクチャの話(10) キャッシュの構造や働き(上級編) - メモリはどう管理されるのか
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 では、プリフェッチは良いことばかりかというと、副作用もある。プリフェッチを行って新たなキャッシュラインを読み込むには、現在、キャッシュに入っているキャッシュラインを追い出す必要がある。プリフェッチが当たっており、すぐあとにそのデータが使われれば良いが、無駄なプリフェッチで必要なデータを含むキャッシュラインが追い出されてしまったのでは逆効果である。 容量の少ない1次キャッシュでは、このような問題が起こりやすいので、1次キャッシュまでデータを持ってくるプリフェッチ命令だけでなく、2次キャッシュまで持ってくるだけというプリフェッチ命令をサポートする
トランスレーション・ルックアサイド・バッファ - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。 出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "トランスレーション・ルックアサイド・バッファ" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL (2025年12月) トランスレーション・ルックアサイド・バッファ（英: translation lookaside buffer、TLB）とは、メモリ管理ユニット内のある種のキャッシュであり、仮想アドレスから物理アドレスへの変換の高速化を図るものである。こんにちの仮想記憶をサポートするマイクロプロセッサは、仮想空間と物理空間のマッピングにTLBを利用しているのがほとんどである。 TLBは通常、連想メモリ (CAM) で実装されている。CPUが
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Part1 メモリー空間とは何か
【再録】コンピュータアーキテクチャの話(11) キャッシュの構造や働き(上級編) - TLB