タグ

関連タグで絞り込む (1)

タグの絞り込みを解除

systemcに関するrednesのブックマーク (7)

  • SystemC

    検索用語を入力 Web サイト内を検索 検索フォームを送信 お問い合わせ TOP > SystemC SystemCとは? SystemCファイル構成[ヘッダーファイル編] SystemCファイル構成[インプリメンテーションファイル編] SystemCファイル構成[システムファイル編] ポートとイベントの定義 信号の定義 クロックの使い方 シミュレーションの実行と停止 SystemCのデータ型 待ち合わせと通知 カウンターを作ろう チャネルの作成 Dフリップフロップ シフトレジスタ ビットベクタ 4値宣言 Copyright 2007 ためになるホームページ All Rights Reserved.

  • SystemC - bambooflow Note

    なんとなく覚書き。 勉強のためにメモを残しているだけなので、間違いやテキトウな表現が大いにあります。 賢いひとは参考にしないでください。 願わくばSystemCがもっと普及することを。 SystemCを始めるSystemCとは インストール(Linux,Cygwin,VC++EE) HelloWorld - 始めの一歩 Makefileの書き方 クロックカウンタを作る - モジュール定義を覚える 並列処理について - 並列処理動作を体感する Visual C++2008 Express Editionでの使用方法について SystemCの基的な機能SystemCの基データタイプ固定小数点 ユーザデータタイプ モジュール プロセス動的プロセスについて チャネルsc_clockクロック信号 sc_fifoチャネル 未分類検証環境モデル構成(テンプレート) SystemCのコアとなるクラス定

    SystemC - bambooflow Note
  • HDL設計入門: SystemC/Verilog-HDL/Verilog-AMS/VHDL構文とシステムLSI設計

    半導体集積回路LSI(Large Scale Integration Circuit)は産業の米とも呼ばれ、多くの電子機器の小型化、高性能化に貢献しています。LSIの大規模化に従って、従来、CPUを含めた複数のLSIで実現していたシステムを、1つのチップ上に実現できるようになり、このようなCPUを含めた大規模なLSIは、システムLSIやSoC(System on Chip)とも呼ばれます。システムLSIによって、携帯電話のような小型で高機能な電子機器の開発が可能になりました。 LSIは産業の米 システムLSIの設計開発は、アルゴリズム設計、アーキテクチャ設計、動作設計、RTL設計、テスト容易化設計、レイアウト設計などのいくつかの複雑な設計工程を経て行われます。LSIの設計に必要なコンピュータによる設計自動化環境はEDA(Electronics Design Automation)と呼

  • SystemC/波形出力 - bambooflow Note

    波形出力の設定は、sc_mainとか、検証環境用のファイル内に記述する。 簡単なのはsc_main内に記述する方法。 TLMベースでは波形はほとんど見ないと思う。BCAのバス設計時は見ると思う。 #include <systemc.h> #include "TOP.h" int sc_main(int argc, char* argv[]) { sc_clock CLK( "CLK", 10, SC_NS ); TOP *top = new TOP("TOP"); // モジュール実体化 #ifdef SYSC_DUMP_VCD_FILE sc_trace_file *trace_f; trace_f = sc_create_vcd_trace_file( "systemc" ); // 出力ファイル名を指定する(systemc.vcd) //((vcd_trace_file*)trace

    SystemC/波形出力 - bambooflow Note
  • サービス終了のお知らせ

    サービス終了のお知らせ いつもYahoo! JAPANのサービスをご利用いただき誠にありがとうございます。 お客様がアクセスされたサービスは日までにサービスを終了いたしました。 今後ともYahoo! JAPANのサービスをご愛顧くださいますよう、よろしくお願いいたします。

  • http://www.kyoritsu-pub.co.jp/service/service.html

  • SoC digital design/verification note Work-Service-Verif-Tool/Script

    SoCのデジタル設計検証、また仕事で結果を出し家庭で楽しむため、自分ができる上手いやり方を創り磨くためのメモ VerilogPerlを利用した、RTLのインスタンス記述生成スクリプトです。 RTLを引数で読めば、標準出力にインスタンス記述を出力します。 また、それを利用した tb_top 自動生成スクリプトも提示します。 #!/usr/bin/perl use strict; use warnings; use Getopt::Std; use Verilog::Netlist; my %opt = (); getopts("hi", \%opt); if ($opt{h}) { &help(); } if ($opt{i}) { &MkInst(); } sub help() { print << "ENDLINE"; Usage: ${0} [Optin] Option: -h :he

  • 1