contest.sld の FPGA を使った描画に成功し、自前のシミュレータの出力とバイトレベルで一致したので CPU 実験が始まる前に終了しました。全てを一人で作りました(実質的にコンパイラとライブラリは作っていない)。CPU 実験はオワコンです。 作業期間 8月のどこかの段階で『ディジタル回路設計とコンピュータアーキテクチャ』にのっていたシングルクロックコアを改造したもので再帰 fib が動作していた。試験終了直後の 9/7 に語る会でいろいろなヒントを得て、 9/8 から ISA をレイトレーサに十分なものに変更し、CPU をほぼ全面的に書き直した。9/18 にひろってきた cserver-linux とひろってきた min-rt.ml に 0xaa を送信するコードを足したもので実機動作。作業期間およそ10日。 やったこと CPU コアの実装 FPU のハードウェア実装(fad