Mr.M.P.Iのプロセッサ・レビュー ――プロセッサと非同期設計

32ビットRISC CPUをコアとするシステムLSIの担当マネージャを何年かやってみたものの，いまだに慣れないのが単相のクロック・エッジで「たたく」設計である．今や，ほぼすべての設計はRTLのHDLで記述し，論理合成ツールを通すことが普通なので，こんなことを言うと「何を血迷ったか」と思われるかもしれない．まぁ，実際のところもう自分で論理設計を行ったりしないのだから，しごとの上ではまったく問題ない．自分でやらないから，いつまでたっても違和感が消えないのだとも言える． 筆者の場合，論理設計の方法として学んだのが，2相ノンオーバラップ・クロック設計だった．昔，CPUコアなどの設計は2相ノンオーバラップ・クロックを使うことが主流だった．CISC CPUだけではない．いまや世界を制した感のあるARM プロセッサなども，ハード・マクロの古い設計では，やはり2相ノンオーバラップ・クロックを使っている．フ