CMエンジニアリング＿FPGA検証の立て直しが急務

FPGA開発を蝕（むしば）む“実機デバッグ症候群” 検証工程と仕様書作成の立て直しが急務 FPGAの利点は，ユーザの手元で回路構成を変更できる柔軟性にある．その修正の容易さゆえに，FPGAの検証は開発の最終段階である実機デバッグ工程に頼る風潮がある．回路規模が小さい場合はこの方法で問題ないが，開発対象が数十万ゲートを超えたあたりから，トラブルが増えてくる．例えば「納期遅延が頻発する」，「出荷後にバグが見つかった」，「プロジェクトを管理できない」．こうした問題を解消するには，開発管理者の統率のもと，仕様書作成とシミュレーションの工程を粛々と進める必要がある．ここでは，検証手法のコンサルティングを行っているCMエンジニアリングの斎藤 早苗氏に，FPGA検証の課題とその対策について聞いた． CQ営業部 CMエンジニアリング株式会社 設計・検証サービス部 部長 斎藤 早苗氏 実機デバッグには限界