エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
東京大学、世界最高速のスーパーコンピューターへの搭載を目的とした高速プロセッサーを開発
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
東京大学、世界最高速のスーパーコンピューターへの搭載を目的とした高速プロセッサーを開発
GRAPE-DRプロセッサー。プロセスルールは90nmで、台湾TSMCが製造した。17mm角のBGAパッケージとなる。ト... GRAPE-DRプロセッサー。プロセスルールは90nmで、台湾TSMCが製造した。17mm角のBGAパッケージとなる。トランジスター数は約3億個。チップのサイズは米AMD社のOpteronプロセッサーとほぼ同等だという 今回公開されたGRAPE-DRプロセッサーは、1チップに512個の要素プロセッサーを搭載し、500MHzの動作速度で、512ギガFLOPS(単精度)/384ギガFLOPS(倍精度)の性能が得られる。現状では、1プロセッサーを搭載したボードしかないが、2006年度中に同チップを4つ搭載可能なプロセッサーボードを開発するという。 1チップあたり512個という要素プロセッサーの数は、米ClearSpeed Technology社のCSX-600(96個)、米IBM社のCyclops(64個)などを大きく上回る世界最高数。チップ当たりの演算性能も、ソニー(株)とIBMが共同開発した