エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
TSMCの高性能・高密度パッケージング技術「CoWoS」(前編)
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
TSMCの高性能・高密度パッケージング技術「CoWoS」(前編)
TSMCの高性能・高密度パッケージング技術「CoWoS」(前編):福田昭のデバイス通信(106) TSMCが解説す... TSMCの高性能・高密度パッケージング技術「CoWoS」(前編):福田昭のデバイス通信(106) TSMCが解説する最先端パッケージング技術(5)(1/2 ページ) 今回から前後編に分けて「CoWoS(Chip on Wafer on Substrate)」を解説する。CoWoSの最大の特長はシリコンインターポーザを導入したことだが、では、なぜシリコンインターポーザが優れているのだろうか。シリコンインターポーザに至るまでの課題と併せて説明する。 シリコンインターポーザを必要としたHPC向けパッケージ 2016年12月に開催された国際学会IEDMのショートコース講演(技術解説講演)から、「システム集積化に向けた最先端パッケージング技術(Advanced Packaging Technologies for System Integration)」と題する講演の概要をシリーズでご紹介している。