無償ツールで設計効率の向上を体験 ―― HDLコードの記述ルール・チェックを体験する

ソース・コードの記述にあいまいさがあると，論理合成時に期待通りの回路に合成されず，不具合の原因になることがある．ここでは，米国Aldec社の「ALINT（エーリント）」を使って，HDLソース・コードの記述スタイルのチェックを体験する． （編集部） STARC（半導体理工学研究センター）は，日本の半導体メーカを中心にHDL（Hardware Description Language）で記述したコードであるIP（Intellectual Property）コアを相互に利用できるようにするため，RTL（Register Transfer Level）の設計指針を取りまとめた「RTL設計スタイルガイド」を発行しています．Verilog HDL編とVHDL編があり，それぞれ日本語版と英語版があります．日本語版のVerilog HDL編は第2版になっています．規則は必須，推奨1，推奨2，推奨3，参考の