FPGAを使った数値演算回路実現の勘所(4) ―― 浮動小数点演算器の構成を考える Part 2

前回に続いて，浮動小数点演算の実現方法について考えていきます．浮動小数点演算ではIEEE 754のフォーマットが有名ですが，ハードウェアで演算器を実現する場合，必ずしもこれに従う必要はありません．システムが要求する精度やハードウェアの制約をきちんと把握し，生成される回路構成を見通しながら論理合成すれば，効率の良い回路を設計できます．（編集部） 技術解説・連載「FPGAを使った数値演算回路実現の勘所」 バック・ナンバ 第1回 加算器の構成を考える 第2回 乗算器の構成を考える 第3回 浮動小数点演算器の構成を考える Part 1 1．IEEE 754をぶちこわせ FPGAで浮動小数点をうまく取り扱うための議論に入ります．ご大層な見出しをつけてしまいましたが，IEEE 754のフォーマットに従わなくても，十分浮動小数点の恩恵は受けられるのだ，という話をします． ●IEEE 754に従わな

[dekaino]

いまどきのFPGAは乗算器のコスト低いから気軽に浮動小数点演算やりやすい。意外とバレルシフタのコストが高くしかもクリティカルパスになって速度に影響でがち。