半導体、3nm・2nmという数字のウソ（津田建二） - エキスパート - Yahoo!ニュース

3nm、5nm、7nmという微細なプロセスを使った半導体を先端半導体あるいは先端プロセスなどと呼ばれることが多いが、実はそのような3nm、5nm、7nmなどという寸法は半導体チップ上のどこにも存在しない。これは14nm/16nmプロセスより先のプロセスで実際の寸法と、x nmプロセスという言葉とが大きくかけ離れてしまってきたことに起因する。 5nmや7nmだから先端で、14/16nmプロセスは成熟、と表現するのはお門違い。どちらも最小寸法は12~14nm程度とほとんど変わらないからだ。そもそも波長13.5nmのEUVリソグラフィでそれ以下の寸法を加工できるのか。物理学では波長よりも小さな寸法は光が入っていかない。このため光の縦波あるいは横波だけを通すようなパターンを加工してきたのが現実だ。光源の強度分布を変えたり、横長あるいは縦長のパターンだけでトランジスタを構成したり、光の屈折率を利用す

[lectro3000]

TSMCがプロセスノードを3nmではなくN3と表記するようになったのはこの辺が理由よね。

[tach]

マジ！？2nmは配線間隔の事ではない。2nmの実際の配線間隔は11nm。回路は立体化されていてそのトランジスタ密度を（平面？）換算すると2nm相当という意味。しかも設計は横浜みなとみらいのTSMC設計センターが実施