Your requested host is not found.
Your requested host is not found. root@sss001:/usr/local/mws/dosdetector # cat /usr/local/www/data/index.html Your requested host is not found.
Rogue Engineer's Diary / やさぐれ日記
2004-02-01#p02 材料調達 2004-02-04#p01 製作準備編 2004-02-09#p01 製作編（その1） 2004-02-13#p01 製作編（その2） 2004-02-15#p01 製作編（その3） 2004-02-19#p01 製作編（その4） 2004-02-22#p01 製作編（その5） 2004-02-29#p01 製作編（その6） 2004-03-07#p01 製作編（その7） 2004-03-14#p01 製作編（その8） 2004-03-21#p01 製作編（その9） 2004-03-29#p01 製作編（その10） 2004-04-04#p01 製作編（その11） 2004-04-14#p01 製作編（その12） 2004-04-25#p01 製作編（その13・とりあえず決着編） 2004-05-07#p01 製作編（
Forthが人気過ぎる件 - なつたん
[fpga-cpu]でFPGAで動く小さなCPUについて盛り上がっていたので、ぼちぼち読む。 その中で、forthプロセッサが、紹介されていました。 http://www.jwdt.com/~paysan/b16.html Forthプロセッサなら命令も単純だし、仕事で使う的な意味で良いかもしれないと、妄想全開モードになる。僕のForthのイメージってのは、パースを放棄して、人間が機械に合わせるアセンブラすれすれの言語で、ネタとして出てくるだけで死滅寸前の言語だと思ってました。まあHP200LXでも動くだろうし、VerilogとForthってなんか格好いいじゃん。 さらっと調べたら、現役すぎて驚く。 ISO/IEC 15145:1997(E) - Information technology - Programming languages - Forth (First edition: 1
How Computers Boot Up
The previous post described [motherboards and the memory map] memory-map in Intel computers to set the scene for the initial phases of boot. Booting is an involved, hacky, multi-stage affair - fun stuff. Here’s an outline of the process: Things start rolling when you press the power button on the computer (no! do tell!). Once the motherboard is powered up it initializes its own firmware - the chip
BrainFuckマシーンリリース なう！ - なつたん
FPGA上で動くBrainfuckマシーンが完成しました。 Nios Development Board, Cyclone EditionでBrainfuckが動く！ (1)特徴 ・最大100MHzの高速動作(Altera社、Cyclone使用時) ・シリアルポートを標準入出力として使用可能 ・移植性を考慮したデザイン。ROM、RAMのサイズ、容量が可変。UNICODEにも対応。 ・335LEの超小型CPU（シリアルポートを含む） ・未定義命令を検出したとき自動的にHALTモードに遷移 ・Brainfuckソースコードから、Altera MIFファイルへの変換ツール付属 ・全Verilogソースコード、Veritakでのテストベンチ付属 ・長門モード搭載 (2)アーキテクチャ ・命令用、データ用のメモリが分離されたハーバードアーキテクチャ ・スーパースカラ機構と組み合わされた投機的インクリ
8ビットCPUの仮想機械「octopus」をRubyで実装する
Perl で 8ビット CPU を作る - naoyaのはてなダイアリー octopusをRubyで実装してみました。IO関係、オプションまわりの処理は省略しています。できるだけRubyらしいプログラムを目指してみました。あんまりトリッキーな実装はしていません。 ファイル: octopus3.rb #!/usr/bin/env ruby # -*- compile-command: "ruby -Ks octopus3.rb" -*- class OctopusVm REG_PC = 7 REG_RET = 6 REG_SP = 5 ZFLAG = 1 OCT_INST = { 0 => 'nop', 1 => 'mov', 2 => 'in', 3 => 'out', 4 => 'movi', 5 => 'addi', 6 => 'subi', 7 => 'muli', 8 => 'di
FPGA PARK TOP
●自前／変造版 －MR16 (16bitRISC)オリジナル16bitRISC －FM-TypeMいわずとしれたＦＭ変調サウンド音源 －AY-3-8910(PSG)ＳＳＧサウンド音源 －S/PDIF光デジタルオーディオのエンコーダ －CRTC 6845旧世代の画面コントローラ －PIA 8255ハードやっててコレを知らない方はいないはず －freq_cnt周波数カウンタ ●他人様物の紹介／リンク －fz80偽Ｘ１でも使用しているシングルサイクルZ80互換コア －tv80Z80互換コアとして最も有名な？T80のVerilogHDL版 －1bit CPU(KP1)その発想がすばらしい。まさにFPGAならではの遊び方 TOPへもどる 実験室 ●抵抗でビデオ出力 －ＤＡＣ編 －エンコーダー編 テレビ出力って簡単かも －実用編 ●自由なクロックを作る －OSC+PLL+VCOの実験 －DCO+PLL
TopPage - Verilog HDL & FPGA
FPGAボード（Spartan-3Eスタータキット，またはSpartan-3Aスタータキット）で動作するCPUをVerilog HDLで設計します． さらに，そのCPUをターゲットとするアセンブラとコンパイラも設計します． ソースコードはかなり簡潔に書かれており，コード量がかなり少ない（約250行程度）にもかかわらず，必要最低限の機能をもったＣＰＵがＦＰＧＡボードで正しく動作します． ソースコードの簡潔さに重点をおいているので，回路が使用するリソースや効率化は重視していません． 論理合成ツールの安定性とVerilog HDLの基本構文のみ用いることを考慮し，ソースコードは原則Verilog-95に準拠しています． Verilog 2001などでも論理合成可能です．アセンブラはPerl，コンパイラはflexとbisonで記述されており，きわめて少ないコード量で正しく処理することができます．
Excamera
Excamera Labs is the home of: The popular Gameduino series of graphics and gaming adapters The I²CDriver and SPIDriver USB protocol tools The J1 Forth CPU The Excamera Labs newsletter is sent out every Tuesday. In it I talk about the latest projects, launches and previews. You can subscribe here. Gameduino CircuitPython March 2021 Crossbars in CuFlow February 2021 Forth double loops September 2020
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
コメを噛め» Blog Archive » TD4 の作りかた
PlasmaKit - My Logical Repository - Trac
http://www1.ocn.ne.jp/~tomomo/cpu/
自作PC
http://www.jwdt.com/~paysan/b16.html
Loading...
ディジタル技術教室（Digital Class）のSyllabus
holmea.demon.co.uk
holmea.demon.co.uk
�www.mycpu.eu � � The MyCPU - Project �by Dennis Kuschel
Mippy:My First Electronics Project