論理回路 - Wikipediaエンコーダ：複数の入力の内の1つが「真」になった時にそれに対応する2進数コードを出力するもの。 デコーダ：2進数のコード入力に対応して、多数の出力線の内の1本だけを「真」にするもの。 マルチプレクサ：2進コード入力に基づいて、複数の入力から1つを選んで出力するもの。「データセレクタ」[注 6]とも呼ばれる。 デマルチプレクサ[注 7]：2進コード入力に基づいて、1つの入力を複数の出力の内の1つに出力するもの。 加算器 : 2進数の加算を行うもの。全加算器[注 8]と半加算器[注 9]があり、多桁の全加算器では桁上げの高速化の為に「キャリールックアヘッド回路」を備えるものもある。負の数の表現に2の補数を使っているのであれば、減算は2の補数を加算することで実現出来る。回路規模が大きくなってもわずかでも高速化したい場合、減算に対応するための論理反転の追加（XORを1段または、NOTを1段とセレク
