CRC 演算を並列処理するための Walma のアルゴリズムの紹介 - Qiitaはじめに 『VHDL で記述する多ビット入力 CRC 生成回路(簡易版)』 では多ビット入力の CRC 生成回路を幾つか紹介しました。上の記事で紹介したいずれの方法でも入力ビット数が大きくなるほど遅延が大きくなり動作周波数が落ちます。しかしながら、CRC を求めるためにはひとつ前の CRC の結果が必要なアルゴリズムのために並列処理やパイプライン処理が出来ず、動作周波数を上げることが出来ません。 そこで登場するのが『"Pipelined Cyclic Redundancy Check (CRC) Calculation", M. Walma, IEEE Computer Communications and Networks, 2007』です。このアルゴリズムを使えば CRC の生成を並列処理またはパイプライン処理することが可能になります。この記事では この Walma のアルゴリズムにつ
