【レポート】メモリ技術解説(2) 同期動作で高速化、SDRAM | ネット | マイコミジャーナル次に記憶の保持であるが、DRAMはその構造上、キャパシタに蓄えた電荷が自然に消滅してしまうという弱点がある。次の図はDRAMのセルのFET(MOSFET)を詳しく表したものである。 電荷のリーク MOSFETはGNDに接続されたP型半導体をベースに、ソース、ドレインにあたるN型半導体、ゲートにあたる酸化膜により構成されているが、N型半導体に存在する電荷はP型半導体に接続されたGNDに微小ながら流れ出してしまう(放電する)という特性がある。したがってキャパシタの端子間電圧は徐々に低下してしまう。そのためDRAMでは記憶を保持するためにリフレッシュというキャパシタの端子間電圧を復帰させる作業を定期的に行なってやる必要がある。 リフレッシュは前述のリード動作の1.から4.と同じ処理で行なわれる。非同期DRAMは次のインタフェースで構成される。 非同期DRAMのインタフェース(2M×8ビット＝16
