クロック同期設計 - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "クロック同期設計" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL（2017年1月） クロック同期設計 (クロックどうきせっけい) は、デジタル論理回路の設計技術のひとつである。 クロック信号と呼ばれる一定の周期でHi-Lowを繰り返す信号をフリップフロップに入力すると、データ信号などフリップフロップに入力された他の信号をクロック信号の周期に合わせて遅延させることができる。 これを間に挟むように用いて論理回路を構成すれば、その中の論理回路はそのクロック周期を越えない限り設計者はタイミング設計ではクロック信号からの遅れ要素だけ考慮すれば済む。
窓の杜 - 【REVIEW】論理的な思考を鍛える2進化10進数のデジタル時計「Binary clock」
「Binary clock」は、20個のパネルを明滅させて、現在の時刻を2進化10進数の概念で表現するデジタル時計。Windowsに対応する寄付歓迎のフリーソフトで、作者のWebサイトからダウンロードでき、編集部にてWindows XPで動作確認した。 我々が数字を扱うときには通常、とくに意識することなく10進法を用いているが、身の回りには10進法以外の数字も存在する。その代表と言える時計は、12進法と60進法の組み合わせで時刻を表している。またパソコンユーザーなら、コンピューターは2進法でデータを処理していると、一度は耳にしたことがあるはずだ。 10進法の数字や、12/60進法の時刻はあまりにも当たり前すぎて、その数学的な裏づけを意識しなくても感覚で理解できてしまうが、“10進法”や“60進法”といった数学用語を聞いたとたんに、脳みそがむずがゆくなってくる人も多いだろう。そんな論理的思考
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
http://www.jitaku-server.net/first_ntp.html
