[跡地] Verilog-HDL基礎文法最速マスター | だらだらシステム一定期間更新がないため広告を表示しています
![[跡地] Verilog-HDL基礎文法最速マスター | だらだらシステム](https://cdn-ak-scissors.b.st-hatena.com/image/square/2302e44c95c7e474fefb218540004f95dc47a4bb/height=288;version=1;width=512/https%3A%2F%2Fimaging.jugem.jp%2Ftemplate%2Fimg%2Fjugem_og-image.png)
なつたん
資料はslideshareにあげてます。 高速シリアル通信を支える技術です。 ソフトウェアの人達がおもしろいと思ってくれそうな所を選んで説明したつもりでしたが、あまり手応えは無かったです。もう少しわかりやすくすれば良かったです。今回は今まで以上に質疑応答のレベルが高く、勉強になることが多かったです。全体的にAltera押しの声が多かったですが、高速シリアルとDSPに関してはXilinxの方が先を行っていると言うのを忘れました。 なによりも会場に置いてあった3Dプリンタの性能に驚きました。3Dプリンタって削りだしだと思っていたけど、積層で作っていて後から水で溶ける部材を使うことで、削り出しでは不可能な形も作っていて夢が膨らみました。（そっちかい） スーツで行って来ました！すぐに個人名刺を持ってこなかった事を後悔しました＞＜ オープンソースソフトウェアの翻訳をやらないか GNOME日本語翻訳チ
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
