米Intel(インテル)は、同社の実装技術ロードマップを世界の報道機関向けに説明するオンラインイベント「Advanced Packaging:Enabling the future of Moore’s Law」を2023年5月17日(米国時間)に実施した。同イベントではICパッケージ内部でチップ(ダイ)間を接続する技術に加えて、ICパッケージ間光接続する技術(Co Packaged Optics:CPO)も紹介した。2023年下期にCPO用部品のサンプル出荷を始め、2024年中に製品レベルの品質まで引き上げる予定である。 今回のイベントでは、まず、複数のダイを1つのパッケージに収める技術のロードマップを示した(図1)。製造技術や大きさ、寸法が異なる複数のダイを1つのパッケージに収める技術は「ヘテロジニアスインテグレーション(異種チップ集積)」と呼ばれている。
![IC間を光で結合、Intelが2024年についに製品レベルに](https://cdn-ak-scissors.b.st-hatena.com/image/square/6d8662ddb2b6ea2ff15b14bca7c99e20a0c2160c/height=288;version=1;width=512/https%3A%2F%2Fxtech.nikkei.com%2Fatcl%2Fnxt%2Fcolumn%2F18%2F01537%2F00826%2FTOP_M.jpg%3F20220512)