ハードウェア量産において避けられないEMC試験に落ちないための心がけ | Cerevo TechBlog
はじめに こんにちは。電気エンジニアの早川です。最近記事を連投していますが、記事を書くのがなんだか楽しくなってきております。 ラジオの近くで電子機器の電源を入れるとラジオの音声にノイズが入るといった経験がないでしょうか。現代の電子機器は複雑化・高速化しており、多少なりとも電波を出して他の機器に影響を与えたりします。また、逆に他の機器や無線などの電波を受けて誤動作することがあります。 こういったことができるだけ起こらないように設計しましょうというのがEMC( Electromagnetic Compatibility )という概念で、電磁両立性と訳されます。こうした「電子機器に影響しないような設計」および「他の電子機器に影響されないような設計」 に問題がないかどうかを確認するのをEMC試験といいます。 今回は、EMC試験に落ちないための心がけと簡易評価について書いていきたいと思います。 EM
EMC のための高度な PCB 設計とレイアウト
[ Home > 電気製品の EMC／安全適合性 > EMC のための高度な PCB 設計とレイアウト ] EMC のための高度な PCB 設計とレイアウト Part 1: 総合的な時間とコストの節減 Part 2: 分離とインターフェース抑制 Part 3: PCB‐シャーシ接続 Part 4: 0V と電源のための基準プレーン Part 5: デカップリング ―― 前編 ／ 後編 Part 6: 伝送線路 ―― 前編 ／ 中編 ／ 後編 Part 7: 引き回しとレイヤの積層 Part 8: 残された様々な課題 これらの文書について これらの文書は、Keith Armstrong 氏 が EMC+Compliance Journal 上で発表している一連の記事を、 その許諾を得て T. Sato が翻訳したものです。 オリジナルの英語のものを御覧になりたい場合には EMC+Com
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
