Sun、チップ技術の研究で4400万ドルの資金を獲得
DARPAから補助金を受けるSunは、レーザーを使ってチップを接続する技術の研究プロジェクトを拡大する計画だ。 米Sun Microsystemsは米政府から4430万ドルの資金提供を受け、従来の銅線の代わりにレーザーを使ってマイクロプロセッサを接続する新技術の開発に取り組もうとしている。 同社と米国防総省の研究部門であるDARPA（国防高等研究計画局）は3月24日、今回の資金提供に関する発表を行った。この資金は、Sunのマイクロエレクトロニクス部門と研究部門において5年以上に渡って進める研究に充てられる。 今回の資金調達により、Sunの研究者たちはシリコンフォトニクスの分野での研究をさらに進める計画だ。“シリコンフォトニクス”とは、チップ開発の新分野で従来の銅配線の代わりに微小なレーザービームを利用してプロセッサ同士を接続するというもの。プロセッシングコアの接続に光を利用すれば、データが
Intel、サーバ向けクアッドコアプロセッサ「Xeon L5400」シリーズ2種を発表
米Intelは3月25日、サーバおよびワークステーション向けのクアッドコアプロセッサ「Xeon L5400」シリーズの新製品2種を発表した。両プロセッサともに45ナノメートル（nm）プロセスで製造されており、消費電力は50ワットに抑えられている。処理速度は従来のクアッドコアCPUよりも最大25％高速で、キャッシュサイズは50％大きいという。 「L5420」は動作周波数2.5GHz、「L5410」は2.33GHzで、両プロセッサともにオンダイ2次キャッシュ容量は12Mバイト、フロントサイドバス（FSB）は1333MHz。価格はそれぞれ380ドルと320ドル（いずれも1000個ロット時）。 またIntelは、消費電力40ワット、動作周波数3GHz、2次キャッシュ6Mバイト、FSB 1333MHzの新しいデュアルコアプロセッサの出荷開始を予定している。さらに既存の組み込み市場向けクアッドコアXe
【後藤弘茂のWeekly海外ニュース】32nmプロセスの「Westmere」は6コアに〜Intelロードマップ2009-2010
■後藤弘茂のWeekly海外ニュース■ 32nmプロセスの「Westmere」は6コアに ～Intelロードマップ2009-2010 ●Nehalemからアーキテクチャの大きな変更はないWestmere Intelは、パフォーマンスデスクトップPCとボリュームサーバーセグメントでのパフォーマンスCPUの汎用CPUコア数を、継続して増やす。2010年前半に市場投入する32nmプロセスの「Westmere(ウェストミア)」は、汎用CPUコアが6個の「ヘキサコア(Hexa-core)」になる見込みだ。IntelはWestmereでは、ソケットをNehalem世代と互換にし、プラットフォームを継承する。しかし、CPUコア数は1.5倍に増やし、共有L3キャッシュも12MBへと1.5倍にする。L2キャッシュは、おそらく各コア256KBずつに留まると推定される。 Westmereでは、Nehalem世代
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
