同期したクロック信号なしでデータを受信する場合。シリアルの場合は最初にスタートビットがくる。ボーレートより短い周期でデータ線を確認し、何回かスタートビットを検出したらその時点を開始タイミングとする。

verilog

zyxwv のブックマーク 2024/04/09 00:13

<blockquote class="hatena-bookmark-comment"><a class="comment-info" href="https://b.hatena.ne.jp/entry/4751800098219618560/comment/zyxwv" data-user-id="zyxwv" data-entry-url="https://b.hatena.ne.jp/entry/s/www.slideshare.net/slideshow/veriloghdl-tutorial-12/46024822" data-original-href="https://www.slideshare.net/slideshow/veriloghdl-tutorial-12/46024822" data-entry-favicon="https://cdn-ak2.favicon.st-hatena.com/64?url=https%3A%2F%2Fwww.slideshare.net%2Fslideshow%2Fveriloghdl-tutorial-12%2F46024822" data-user-icon="/users/zyxwv/profile.png">Verilog-HDL Tutorial (12)</a><ul class="comment-tag" style="list-style: none; margin: 0px;"><li style="float: left">[<a href="https://b.hatena.ne.jp/q/verilog">verilog</a>]</li></ul><br><p style="clear: left"> 同期したクロック信号なしでデータを受信する場合。シリアルの場合は最初にスタートビットがくる。ボーレートより短い周期でデータ線を確認し、何回かスタートビットを検出したらその時点を開始タイミングとする。</p><a class="datetime" href="https://b.hatena.ne.jp/zyxwv/20240409#bookmark-4751800098219618560"><span class="datetime-body">2024/04/09 00:13</span></a></blockquote><script src="https://b.st-hatena.com/js/comment-widget.js" charset="utf-8" async></script>

このブックマークにはスターがありません。
最初のスターをつけてみよう！

Verilog-HDL Tutorial (12)

www.slideshare.net/slideshow2024/04/09

1 人がブックマーク・1 件のコメント

他のコメントを読む

＼コメントがサクサク読めるアプリです／

はてなブックマーク

Verilog-HDL Tutorial (12)

はてなブックマーク

公式Twitter

はてなのサービス