4つのCPUコア内部に命令キャッシュ(L1 I-Cache)とデータキャッシュ(L1 D-Cache)があり、メモリとの間に統合キャッシュ(L2 Cache)があります。 ARMサイトの「Cortex-A53 MPCore Technical Reference Manual」を参考にします。 L1 memory system LEVEL1のメモリシステムについて調べます。 6.1. About the L1 memory system The L1 memory system consists of separate instruction and data caches. The implementer configures the instruction and data caches independently during implementation, to sizes of