「ムーアの法則」に壁--米インテル研究者が認める
最近発表された研究論文によると、今日チップメーカー各社が一般的に「ムーアの法則」と呼んでいるチップの性能の伸びが、まもなく壁に突き当たるという。 むろん、壁に突き当たるといっても、それは20年ほど先の話である。だが米Intelの研究者らは最近、チップメーカー各社がトランジスタのサイズ縮小に関して、壁にぶつかることを理論付ける論文を発表した。トランジスタサイズの縮小は、既存のものよりも小型で強力かつ安価なチップをつくり出す上で、チップメーカーが用いる主な方法である。 チップメーカーは、慎重に見積もっても2018年までには、16ナノメートルプロセスでチップを製造できるようになる。しかし、その後1度や2度のプロセス改善はあるかもしれないが、それ以上は無理だろう。 「これは、根本的な限界のようだ」と、Intelの技術戦略ディレクターでIntelフェローでもあるPaolo Garginiはいう。「L
インテルCEO：「ムーアの法則に限界は見あたらない」
サンフランシスコ発--Intel最高経営責任者（CEO）のCraig Barrettは米国時間1日、チップの性能はこの先何年もムーアの法則に従って向上するとの予測を示した。 同氏は、この勢いがまず従来の製造プロセスの発展に合わせて続くとし、その後も別の技術が登場することでさらにチップの性能が向上していくと述べた。同氏は当地で開催中のIntel Developer Forum（IDF）での基調講演のなかでこの発言を行った。 Barrettは、従来のチップ製造技術は最小5ナノメートルまで可能になる、との予測を示した。5ナノメートルといえば、水素原子約50個分の幅しかない。 「5ナノメートル前後まではめどが立っている。それより小さくなると、漏れ電流が大量に発生するなどの障害が発生してくる。しかし、障害にぶつかるたびに、わが社の優秀なエンジニアは問題を克服しているようだ」（Barrett） lnt
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Intel iQ Japan -