Sandy Bridge - Wikipedia
Intel Turbo Boost 2.0[5][6][7] 32 KB data + 32 KB instruction L1 cache and 256 KB L2 cache per core[8] Shared L3 cache which includes the processor graphics (LGA 1155) 64-byte cache line size New μOP cache, up to 1536-entry Improved 3 integer ALU, 2 vector ALU and 2 AGU per core[9][10] Two load/store operations per CPU cycle for each memory channel Decoded micro-operation cache,[11] and enlarged,
キャッシュ（その１） ― 64ビット インテル Xeon プロセッサー - IA ポータル
キャッシュに限らずメモリー・デバイスは、一般に小容量・低レイテンシー*1) の傾向があります。つまり、容量が小さいほど、高速化しやすくなります。しかし一方で、ソフトウェアが参照するアドレス範囲に対して、キャッシュ・サイズが小さすぎると、メイン・メモリーへのアクセスが頻発し、結果としてパフォーマンスが著しく低下します。このことは、2つ以上のプロセッサーがメイン・メモリーを共有する SMP (Symmetric Multi-Processing) システムでは致命的です。この相反する 2つの要件、キャッシュ・アクセスの高速化と大容量化によるヒット率向上を両立する方法として、インテルのプロセッサーに採用されているのがキャッシュの階層化です。Nocona からのインテル Xeon プロセッサーには、OOO (Out-of-Order) コアの性能を引き出すノン・ブロッキング型のキャッシュが、L1
CPUクロックに基づく相対時刻の計測
[ C++で開発 ] CPUクロックに基づく相対時刻の計測 CPUのクロックに基づき電源ONからの相対時刻を取得する方法を調査し記述します。最近のCPUは、クロックに従ってカウントアップするレジスタを保持しているので、このレジスタの値を読み出すことでCPUが起動してからのクロック数を取得することができます。例えば1GHzの動作周波数のCPUであれば、分解能は1ns（ナノ秒）となります。非常に高精度な分解能です。 2012-09-22 TSCの種類について追記 RDTSCP命令について追記 VisualC++のコンパイラ組み込み関数__rdtsc/__rdtscpについて追記 Intel x86系CPU RDTSC CPU命令を直接利用 Intel x86系のCPU（AMDのAthlon等も含む）では、CPUクロックごとに加算される64bitのタイムスタンプカウンタ（IA32_TIME_ST
CPU DB: Recording Microprocessor History - ACM Queue
April 6, 2012 Volume 10, issue 4 PDF CPU DB: Recording Microprocessor History With this open database, you can mine microprocessor trends over the past 40 years. Andrew Danowitz, Kyle Kelley, James Mao, John P. Stevenson, Mark Horowitz, Stanford University In November 1971, Intel introduced the world’s first single-chip microprocessor, the Intel 4004. It had 2,300 transistors, ran at a clock speed
【インタビュー】超並列アーキテクチャとディペンダビリティ - プロセッサ開発の今後 (1) データフローマシンとアウトオブオーダー処理技術 | エンタープライズ | マイナビニュース
東京大学大学院情報理工学系研究科電子情報学専攻 坂井修一教授 データフロー型と呼ばれるコンピュータアーキテクチャがある。これは、現在のコンピュータの基礎をなすフォン・ノイマン型とは異なるコンピュータアーキテクチャである。このデータフローマシンは1970年代に米MITで着想され、その後1980年代にかけて世界的に研究開発が進められた。その中で、国内では1986年よりデータフローマシンの「EM-4」が電子技術総合研究所(現:産業技術総合研究所)にて開発される。その時、アーキテクチャの研究及び試作機の開発を担当したのが、当時電子技術総合研究所に在席した坂井修一氏(現:東京大学大学院情報理工学系研究科電子情報学専攻教授)らである。今回、この坂井修一氏にデータフローマシンから将来のコンピュータに至る展望を伺ったのでご紹介したい。 データフローマシンとアウトオブオーダー処理技術 現在のコンピュータは、
CPUの性能の説明
＝CPUってなに？＝ CPU とは「セントラル・プロセッシング・ユニット」の略で、「中央処理装置」という意味です。 パソコンの中心となり、パソコン全体の処理・計算を行う、まさに頭脳と言える部分です。 ですからこのパーツの良し悪しが、パソコンの性能に直結すると言っても過言ではありません。 それほど重要なパーツです。 CPU が良いものであるほど、そのコンピュータは複雑で多くの処理も、速く安定して行える訳です。 CPU はこのような平べったいタイルの様な感じです。 左の画像ものは黒と緑の色をしていますが、種類によって多くの色があり、最近は白いものが多くなっています。 CPU の裏面にはたくさんのトゲトゲの突起があります。 CPU をはめるマザーボード（基盤）側にはたくさんの小さいツブツブの穴があって、このトゲトゲをツブツブに合わせてはめ込みます。 （最近はマザーボードの側に
Linux用パフォーマンス評価ツール UnixBench
UnixBenchは、Linux環境で動作するパソコンの処理性能を評価するためのソフトである。CPUの演算性能や、2次元、3次元のグラフィックス性能を、数値として出力する。マルチコアにも対応している。 月額1000円以下で利用できる格安VPS（仮想専用サーバー）サービスが登場し、「UnixBench」がにわかに注目を集めている（写真1）。ネット上では、UnixBenchで測定した格安VPSのベンチマークが数多く公開されている。UnixBenchの数値が、格安VPSのコストパフォーマンスを測る指標となっているのである。 UnixBenchは1983年1月、オーストラリアのモナッシュ大学で開発された。名前にあるとおり、当初はUNIXシステムのベンチマークツールとして開発されたようだ。1989年、米国のコンピュータ雑誌「BYTE」が採用したことで広く知られるようになった。Linux向けに移植され
拾六の巻: DMA対応と言われたら(1) - 学校では教えてくれないこと | 技術コラム集（組込みの門） | ユークエスト
ユークエスト株式会社は2021年10月1日をもちまして、 株式会社東光高岳に吸収合併を致しました。 Webサイトは下記のURLに移転しました。 https://uquest.tktk.co.jp/ ※5秒後に移転先にジャンプします。
[2000年2月号] FILE 1：CPUの「パイプライン」、「スーパースカラ」とは? - Q&A COLLECTION - DOS/V POWER REPORT impress
バナー制作に困ったらこの1冊で解決！ 発売日： 2022/2/9 好評発売中 Web作成・マーケティング 詳細を見る
プロセッサ親和性 - Wikipedia
プロセッサ親和性（プロセッサしんわせい）、プロセッサアフィニティ (英 : Processor affinity) とは、中央制御のキューを用いたタスクスケジューリングのアルゴリズムの派生形で、タスクが特定のプロセッサと関連付けられるよう制御を行う。キュー内の各タスク（プロセスないしスレッド）が、推奨の（あるいは指定の）プロセッサを示すタグを持ち、各タスクはタグで指定されたプロセッサを割り当てられる。 プロセスは、実行されるとプロセッサ内に状態として残る（特に、キャッシュメモリ) 。プロセスがあるプロセッサで実行された後、同じプロセスが次回動作する際、プロセッサ親和性を用いて前回と同じプロセッサで動作させるようにすると、他のプロセッサで実行するより効率的に動作できるようになる。 プロセッサ親和性を用いたスケジューリングアルゴリズムの実装は、プロセッサとの親和性をどの程度強く持つかによって異
【コラム】コンピュータアーキテクチャの話 (146) TLBの構造とTLBミスへの対応法 | エンタープライズ | マイコミジャーナル
図5.5に2wayセットアソシアティブ方式のTLBの構造を示す。仮想アドレス(Virtual Address)の中位の部分をインデックスとしてTLBをアクセスし、上位仮想アドレス(VA H)の一致を検査し、一致したWayの物理アドレスと属性を使用する。また、どちらのwayもヒットしなかった場合(TLBミス)は、メモリ上のページテーブルを読んで物理アドレスと属性を得る。そして、その内容をTLBに登録する。 TLBミスが発生した場合、ハードウェアがメモリ上のページテーブルを読んでTLBを入れ替えるプロセサもあるが、後述の2段階のページテーブルのようにアドレス変換構造が複雑になるにつれて、OSに割り込みを上げて、ソフトウェア的にページテーブルを読み、TLBの内容を入れ替えるという方式のプロセサが多くなって来ている。 図5.5 2wayセットアソシアティブ方式のTLB ページテーブルはプログラム(
PAPI
Overview The Performance Application Programming Interface (PAPI) offers a universal interface and methodology for gathering performance counter information from diverse hardware and software components. This includes major CPUs, GPUs, accelerators, interconnects, I/O systems, power interfaces, and even virtual cloud environments. Collaborations with industry leaders like AMD, Cray/HPE, IBM, Intel
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
IBM Power8 Processor Detailed - Features 22nm Design With 12 Cores, 96 MB eDRAM L3 Cache and 4 GHz Clock Speed
http://www.ll.mit.edu/HPEC/agendas/proc04/invited/patterson_keynote.pdf
CSDL | IEEE Computer Society
Moore’s Law Forcing the Next Evolution of Storage
【後藤弘茂のWeekly海外ニュース】 AMDがARMコアサーバーCPUを開発、2014年に投入へ
今はCore 2 Quadは選ばない！ | 最新CPUと性能価格比較
Programming NUMA-architectures: Windows (4) - Windows Live
Cellプログラミングのレシピ - PS3 Linux Information Site / Cell/B.E.のパワーを体験しよう