え、高級言語しか触ったことないのにCPUを自作するんですか!?
今回は、高専5年次から趣味で学習していたRISC-Vを実装した、簡単なCPU作成をしていこうと思います。 完全に知識ゼロの状態から学び始めたので、間違った解釈をしている部分があるかもしれませんが、その時は優しく指摘していただけると嬉しいです 🙏 また、本ブログはディジタル回路設計とコンピュータアーキテクチャ[RISC-V版]を基に書かれています。初心者でも理解しやすいように丁寧に解説されているので、興味があれば是非買ってみてください！ RISC-Vってなんぞ RISC-V公式サイトには以下のように書かれています。 RISC-V is an open standard Instruction Set Architecture (ISA) enabling a new era of processor innovation through open collaboration. （RISC-
FPGAの部屋
Libero SoC Design Suite Version 2024.1 の IP を実装する2（CoreAHBLTOAXI、CoreAXItoAHBL、CoreAHDtoAPB3、CoreAPB3） ”Libero SoC Design Suite Version 2024.1 の IP を実装する1（CoreAXI4Interconnect）”の続き。 Libero SoC Design Suite Version 2024.1 で使える IP を見ていこうということで、前回は、 CoreAXI4Interconnect を見た。今回は、CoreAHBLTOAXI、CoreAXItoAHBL、CoreAHDtoAPB3、CoreAPB3 を見ていこう。 最初に CoreAHBLTOAXI を見てみよう。 CoreAHBLTOAXI を SmartDesign にドラック・アンド・ド
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
