北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.) Cadence DDR5 Update: Launching at 4800 MT/s, Over 12 DDR5 SoCs in Development(AnandTech) JEDECはDDR5の規格をまだ公式には発表していないが、DRAMメーカーやSoC設計者は既にDDR5の立ち上げに向けて全力で動いている。Cadenceは仮のDDR5 IP (DDR5コントローラとPHY) を商用にリリースしているが、今週に入り、DDR5の市場リリースと技術の進捗状況について、追加の情報を公開した。 まずSoC側であるが、AMDの第4世代EPYCとなる“Genoa”とIntelの次々世代Xeon Scalable Processorである“Sapphire Rapids”がDDR