レポート 「Lunar Lake」Deep Diveレポート - 【Part 2】Memory、GPU、NPUについて 前回はP-CoreとE-Coreの話に終始してしまったので、今回はもう少し広範な話をしたい。 謎のMemory Side Cache Photo01は基調講演のスライドから切り出して、ついでに複数のスライドの情報を重ね合わせたものである。上側がCompute Tileであるが、向かって右端にP-Core×4+12MB L3 Cache、その下にIPU(Image Processing Unit:通常ならISPと呼ばれるが、要するにカメラ入力に対応した画像処理エンジン)、右にNoCが入り、そのNoCの上にMedia EngineとMemory Side Cache、NOCの下にE-Core×4+4MB L2 CacheとDisplay Engine、その左がNPUとなり、一
6月のCOMPUTEXで予告されたZen 5ベースのRyzen 9000シリーズやRyzen AI 300シリーズであるが、こちらの記事の最後で触れた様にTech Dayが開催され(ちなみに筆者は不参加)、そこである程度細かい情報が出て来た(といっても、例えばROBやIn-Flight Bufferのサイズといった、本当に細かい話はあまり出ていないのだが)。そこで現状公開された話をまとめてご紹介したい。今回はまずZen 5のコアそのものと、Ryzen 9000シリーズについてである。 Zen 5コア まずZen 5コアの設計目標がこちら(Photo01)。中々増えなかったFront Endの同時デコード命令数も増やされ、これに合わせてBack Endも強化された。またData CacheのBandwidthが倍増というのは、恐らく後述するFP/Vectorの対応と思われる。 Photo01
レポート 「Zen 5」Deep Diveレポート #2 - Ryzen AI 300の正体とRDNA 3.5＆XDNA 2 こちらではDiscreteのRyzen 9000シリーズ(と、ちょっとだけGen 5 EPYC)の説明を行ったので、もう一つの製品であるRyzen AI 300シリーズの方をご紹介したいと思う。といっても、まだStrix Pointの完全な内部構造の説明は無く(Photo01)、部分的な要素に関する説明と簡単なベンチマーク結果のみである(Photo02～04)。こちらの完全版は、評価キットにあわせて公開されるのではないかと思う。その一方で、RDNA 3.5の簡単な説明、それとXDNA 2の説明は行われたので、こちらをご紹介したいと思う。 Photo01: 内部構造の簡単な説明は以前こちらで示された通り。これ以上の話は今回出てこなかった。 Photo02: AI PC
Dive into native Windows development with new WinUI workload and template improvements - Visual Studio Blog
At //Build 2024, the WinUI team announced a renewed focus on WinUI as one of the premier app development frameworks we recommend for native Windows app development. To make it as seamless and easy as possible to get into coding, we created a new Windows Dev Center page, streamlined our Getting Started with WinUI documentation, and partnered with Visual Studio to improve the developer experience wi
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
「Lunar Lake」Deep Diveレポート - 【Part 2】Memory、GPU、NPUについて
「Zen 5」Deep Diveレポート #1 - Zen 5コアとRyzen 9000シリーズ
「Zen 5」Deep Diveレポート #2 - Ryzen AI 300の正体とRDNA 3.5＆XDNA 2