カウンタ回路（同期式）
論理回路２ 第５章 順序回路の基礎（その４） −カウンタ回路（同期式）− 信州大学工学部 井澤裕司 １ はじめに ４章では、非同期式カウンタを様々な種類のフリップフロップを用いて構成する手法について学習しました。 この非同期式カウンタの構成は単純ですが、段数が多くなると遅延時間も大きくなるという欠点があります。 また、例えば２のべき乗以外の数を計測する場合、非同期のクリア入力を用いるため、ハザードが生じないような配慮が必要になります。 このような理由により、非同期式のカウンタが大規模なLSIで使用されることはほとんどありません。 本章では、この非同期式に代わって広く用いられている同期式カウンタの構成法について解説します。 この同期式カウンタの設計手法の応用範囲は極めて広く、基本的にハザードの生じない順序回路を構成することが可能です。 順序回路の最も重要な項目のひとつですので
VHDL(component)
VHDLの構造化プログラミング手法 −コンポーネントを用いたタイマー回路の設計− ver.2 (2007.5.7) 信州大学工学部 井澤裕司 １．はじめに 本章では，「 VHDL 」 の「 構造化プログラミング手法 」 として，「 コンポーネント 」 を用いた 回路記述方法について，解説します． 「 回路規模 」 が大きくなると，「 VHDLのソースコード 」 が肥大化し，「 全体の構造 」 が把握し難く， 「 拡張性 」 ，「 汎用性 」 に欠ける記述となってしまいます． これを避けるため，目的とする回路の機能や構造を分析して，単純ながら 「 汎用性 」 のある 「 部品 」 を， 「 コンポーネント 」 として定義し， これを「 階層的 」 に組み合わせる「 構造化プログラミング 」 が用いられます． 本授業の目的である 「 CPUの設計 」 にも，この 「 構造化
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
