CPU と機械語
以下では、機械語がどのようにできていて、それらをどのように組合せてプ ログラムが作られるかを説明したいのだが、機械語は、CPU ごとに大きく異なっ ている。従って、特定の CPU の機械語を説明してもその説明が他の CPU にも あてはまるわけではない。 しかし、それを承知の上で、ここでは MIPS という特定のプロセッサの機械 語を説明しようと思う。というのは、具体例で説明されなければ、機械語がど んなものかを理解するのは難しいからである。また、機械語が各プロセッサに よって違うと言っても、1つのプロセッサの機械語を理解すれば、他のプロセッ サの機械語を理解するのもやさしくなる。機械語設計の考え方は共通する部分 が多いからである。 MIPS は SGI 社のコンピュータ、ソニーが昔出していたワークステーション、ソニーのプレイステーションなどに使われている CPU である。携帯情報端末など
第1回「レジスタ」を知るとCPUの細かな処理が見えてくる
全5回の予定で，アセンブラによるプログラミングを解説します。アセンブラを理解すると，コンピュータを見る視点がぐっと深くなります。この連載では，私が「なんでキャット」という猫の姿になり，担当のTデスクと一緒にアセンブラの世界をご案内しましょう。 矢沢 久雄／グレープシティ なんでキャット（以下，キャット）：Tデスクはどんなプログラミング言語ができるのニャ？ Tデスク：C言語とJavaです。 キャット：な～んだ，高水準言語だけだニャ。アセンブラはできないのかニャ？ Tデスク：今どきアセンブラを使っている人なんてほとんどいませんよ。 キャット：確かにそうだけど，アセンブラを知っていれば，コンピュータの理解が深まり，高水準言語で記述するプログラムの品質も向上するんだニャ！ Tデスク：どうしてですか？ キャット：たとえば，「obj」というオブジェクトが持つ「myField」フィールドに10を加える処
マルチコア時代のサーバ設計について - Happy Hacking Diary
賃貸暮らしのわが家の地震対策【揺れから命を守る編】 以前のブログでも記載した、防災の優先順位に基づいて対策を進めています。まだ手をつけられていない部分もありますが、ある程度まとまってきたのでざっくりとご紹介していきます。 優先順位別に改善していっているため、今回は主に地震の揺れ対策がメインになります。…
APIC - Wikipedia
この項目では、インテルが開発したコントローラについて説明しています。Ciscoによる企業向けのSDN実装（Application Policy Infrastructure Controller - Enterprise Module）については「ソフトウェア定義ネットワーク」をご覧ください。 APIC（えいぴっく）はAdvanced Programmable Interrupt Controllerの略で、インテルにより開発された、x86アーキテクチャにおける割り込みコントローラのことである。 それまでのLegacyの割り込みコントローラとして知られるPIC (Programmable Interrupt Controller) に対し、マルチプロセッサ対応、プライオリティ制御などの機能が付加されている。APICはインテルアーキテクチャの進歩と共に高機能化しており、いくつかのバージョンが
【後藤弘茂のWeekly海外ニュース】モバイルにもL3キャッシュをもたらすNehalem
●デスクトップやモバイルにも最適化した3レベルキャッシュ階層 Intelは4月頭に上海で開催する「Intel Developer Forum(IDF)」を前に、IDFのプレビューを発表した。その中で、Intelは今年(2008年)後半に登場する次期CPUマイクロアーキテクチャ「Nehalem(ネハーレン)」のより突っ込んだ概要や、その次に当たる「Sandy Bridge(サンディブリッジ)」、データ並列型のメニイコアCPU「Larrabee(ララビー)」などの情報もアップデートした。より詳細な情報はIDFで明らかにされる。 今回のプレビューでは、Intelが“マルチレベルの共有キャッシュ”と呼んでいた、Nehalemのキャッシュ階層についての詳細がさらに明らかになった。 Nehalemでは、L1、L2、L3の3階層のキャッシュ構成を取る。クアッドコア版のNehalemでは、各CPUコア毎に
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
PC
