[B! chip] t_ashulaのブックマーク

Searching for AMD's Triple-Core Phenom

t_ashula 2008/03/20

リンク

インテル、新しいグラフィックチップ「Larrabee」の追加情報を公開

Intelは米国時間3月17日、未来のグラフィックチップに関する追加の情報を公開したが、同社の未開拓分野への進出をめぐるいくつかの質問はまだ答えられないままだ。 2009年または2010年に発売が予定されている「メニーコア」のグラフィックプロセッサ「Larrabee」では設計の一部にまったく新しいベクトル処理命令のセットが搭載されると、Intelのデジタルエンタープライズグループのシニアバイスプレジデント兼共同ゼネラルマネージャーであるPat Gelsingerは述べた。ベクトル処理命令はグラフィックスやビデオアプリケーションのパフォーマンスを向上させるために使用される。読者は「SSE4」など、従来のベクトル処理命令の実装品について聞いたことがあるかもしれない。これらの新しい命令とLarrabeeが持つx86命令セットとの互換性によって、ソフトウェア開発者はさらに仕事がやりやすくなるだろ

t_ashula 2008/03/19

リンク

http://www.dailytech.com/article.aspx?newsid=11088

t_ashula 2008/03/19

リンク

頭脳放談第91回ハードウェアをソフトウェアで実現するXMOSって何？－＠IT

t_ashula 2007/12/22

XMOS
chip

リンク

AMD、高性能ストリーミングプロセッサ「FireStream 9170」の発売を明らかに

Advanced Micro Devices（AMD）が発売を予定している「AMD FireStream 9170」プロセッサは、研究者や科学者が多大な費用をかけずにすぐれた処理能力を利用できる手段となるかもしれない。 AMDは、米国時間11月10日から開催されるスーパーコンピュータの展示会「SC07」でFireStream 9170を展示する予定であり、11月初め、同社幹部が「ストリームコンピューティング」の展望を語った。FireStream 9170は、高い処理能力を必要とするコンピューティングアプリケーションが、グラフィックプロセッサの持つすぐれた並列処理機能を利用できるように設計されている。プロセッサの世界ではここ数年、並列処理が大きなトレンドとなっている。並列処理とは、すべてのデータを単一の経路にできるだけ速く流して演算処理しようとするのではなく、経路を複数にして、データが複数

t_ashula 2007/11/09

リンク

Welcome to Chip Architect

address generator ALU branch miss prediction penalty branch prediction cache cache hit cache miss data cache dynamic predictor instruction cache instruction decoder instruction pipeline instruction pre-fetch instruction sheduler renamed register file macro-op micro-op predictor selector processor processor pipeline hyper pipelining hyper threading simultaneous multi threading static predictor trac