L1データキャッシュ AMDのGCNアーキテクチャのGPUは読み書き可能な16KBの容量の1次データキャッシュを持っている。NVIDIAのGPUは1次データキャッシュの位置づけが世代ごとに変り、最適化がやり難いが、GCNアーキテクチャの1次データキャッシュは読み書き可能なキャッシュという位置づけが一貫しているのは立派である。 GCNアーキテクチャのGPUの1次データキャッシュの構造を図8.8に示す。1次データキャッシュは、容量が16KBで、ラインサイズは64B、4wayのセットアソシアティブで、LRU入れ替えを行う。 1次データキャッシュへの書き込みを行う場合、CPUでは、キャッシュコヒーレンシプロトコルを使って、各コアの1次データキャッシュ間の内容に矛盾が生じないようにするのであるが、GPUの場合はWavefrontごとに64個の異なるアドレスに書き込みが行われる可能性がある。このため、
![コンピュータアーキテクチャの話(368) GCNアーキテクチャにおける1次データキャッシュの構造](https://cdn-ak-scissors.b.st-hatena.com/image/square/8e2051b798c9044a3a8f11e510abeb8b814b9674/height=288;version=1;width=512/https%3A%2F%2Fnews.mynavi.jp%2Ftechplus%2Farticle%2Farchitecture-368%2Findex_images%2Findex.jpg)