RISC-Vの仮想アドレス→物理アドレス変換機構の構成と実装について (Ver.1.10版) - FPGA開発日記RISC-Vはシンプルな構成を特徴としているISAではあるが、一つの特徴としてMMUの構成があまりシンプルではないということがある。 シンプルなRISC-Vの構成の中で、ハードウェアページテーブルウォークを採用したRISC-Vは、それも一緒に実装しないと仮想アドレスを導入することができない。 仮想アドレスの変換方式やシステムレジスタの構成は、RISC-V Privilegeモードのバージョンアップに基づいて変更が行われている。 特にRISC-V Privilege Mode Ver.1.7で大きく変更が行われている印象だ。昔Sv39の仕様について書いた気がするのだが、この情報はちょっと古い。 msyksphinz.hatenablog.com というわけでもう一度まとめてみよう。 RISC-Vの仮想アドレスモード RISC-Vの仮想アドレスモードは複数用意されている。特にRV32とRV64
