マルチコア普及への平坦でない道のり
カンファレンス会期：10月25日～26日(現地時間) 会場：米カリフォルニア州サンノゼ DoubleTree Hotel 今回のFall Processor Forumはメインテーマとしてマルチコアを掲げた。正しくは「The Road to Multicore」である。 なぜマルチコアプロセッサが必要となるのか。マルチコアプロセッサの利点とは何か。マルチコアプロセッサの普及に向けた課題は何か。このような疑問に答える講演が2本あったので、紹介したい。 まず、マルチコアプロセッサがなぜ必要なのか、である。米Azul Systemsの共同設立者でCTOを務めるScott Sellers氏の講演「Unshackling Innovation Through Multicore Architectures」が、マルチコアの必然性を解説した。なおAzul Systemsは、ネットワークを通じて複数のプ
【コラム】コンピュータアーキテクチャの話 (1) なぜ、マルチコアで消費電力が減るのか? | エンタープライズ | マイコミジャーナル
マイクロプロセサの消費電力が増加し、最上位のPentium 4プロセサでは100Wを超える電力になっているのはご存知の通りである。図1は2001年のISSCCでのIntel社のGelsinger副社長の基調講演で示されたものであり、2005年には数KWになると予想している。また、図2はCPUチップの平方cmあたりの消費電力密度の推移を示した図で、既にホットプレートを超え、原子炉に近づいており、このまま延長すると2010年には太陽表面と同程度となるというショッキングな図である。このように、Intelも消費電力の増加の問題を十分承知していた筈であるが、電気を喰うNetburstアーキテクチャのPentium 4のクロック周波数を上げ続ける路線を継続した。しかし、2004年になってようやく、これではどうにもならないと省電力に舵を切りなおした訳である。 その省電力の切り札がマルチコアである。しか
ITmediaニュース:見えてきた次世代デュアルコアプロセッサ (1/2)
Intelは米サンフランシスコで開催したIntel Developers Forum Fall 2005で、2006年後半に投入予定の新プロセッサ「Merom」「Conroe」「Woodcrest」の概要を発表したが、その後行われたブリーフィングではサーバ／ワークステーション向けとして次世代Intelアーキテクチャコアを4個統合する「Whitefield」が2007年に提供されると話した。 キャッシュ容量の違いで差別化？ これらのマイクロアーキテクチャMeromと同じものだが、Meromの2次キャッシュメモリがYonahの2倍となる4Mバイトのみなのに対し、Conroeは2次キャッシュメモリ容量の違いによって複数バージョンが提供される点が異なる。 Intelは正式には各プロセッサの2次キャッシュメモリの容量を明らかにはしていないが、プレゼンテーションで使われたスライドの比率が正しいのであれ
Cell「ブロードバンド・エンジン・アーキテクチャ」仕様公開
Cell Broadband Engine™の公開情報を新たに追加いたしました。 今回は、技術仕様書に加え、基本ソフトウェアに関する技術情報をオープンソースコミュニティ協力のもと公開いたします。（プレスリリース2005年11月10日） SCEI、ソニー、東芝、ＩＢＭは、今回、ソフトウェア開発者やビジネス・パートナー、学術機関、研究機関などに加え将来Cell/B.E.を採用する可能性のあるお客様を対象に、幅広い一連の技術情報を公開することにより、引き続き、積極的にCell/B.E.を用いたアプリケーションの創出を促進していきます。これにより、興味を持ったソフトウェア開発者やビジネス・パートナー、学術機関、研究機関およびお客様がCell/B.E.の技術をすばやく評価、活用できるよう、Cell/B.E. に関わり、共に発展させていくコミュニティーを形成していきたいと考えています。 本サイ
Intelが次世代マイクロアーキテクチャCPUを公開
Intelは、ついに次世代マイクロアーキテクチャCPUファミリについて、公式に明らかにした。 Intelは、現在、米サンフランシスコで開催されている「Intel Developer Forum(IDF)」で、2006年後半に投入する次世代マイクロアーキテクチャ(まだ名前がついていない)の概要を発表。実際のチップと、動作デモも公開した。 次世代マイクロアーキテクチャは、65nmで製造をスタートし、サーバーからモバイルまでの範囲で一斉に投入される。現在、Intelのx86系CPUは、デスクトップ&サーバーがNetBurst(Pentium 4)アーキテクチャ、モバイルがBanias(Pentium M)アーキテクチャに分かれているが、次世代マイクロアーキテクチャでは統合される。 次世代マイクロアーキテクチャに属するのは、デスクトップCPU「Conroe(コンロー)」、モバイルCPU「Merom
さらに明らかになったYonahの姿 ~拡張されたC4ステートでさらなる省電力を
23日から米国サンフランシスコで開催中のIntel Developer Forum(IDF)における話題の中心は、Intelが“次世代のマイクロアーキテクチャ”と呼ぶ新世代プロセッサ「Merom(メロム、開発コードネーム)」や「Conroe(コンロー、開発コードネーム)」など、2006年後半にリリースされるCPUだが、2006年第1四半期にリリースを予定しているNapaプラットフォームの最初のCPUとして登場する「Yonah(ヨナ、開発コードネーム)」と呼ばれるデュアルコアCPUに関する情報もいくつかアップデートされている。 本レポートでは、IDFで行なわれた説明会などで明らかにされた、Yonahの最新情報をお届けしていきたい。 ●共有キャッシュにより最適化されたデュアルコアを実現するYonah ユーザーにとってのYonahの魅力は、モバイルPC向けとしては初めてのデュアルコアCPUである
インテル、携帯機器用プロセッサへの取り組みを強化
Intelは、携帯端末や家電製品向けにx86ベースのチップを開発する計画を進めているが、このほどこの計画に関する詳細が明らかになった。 Intelは、LPIA（Low Power Intel Architecture）というプロジェクトを立ち上げた。このプロジェクトでは、携帯端末やマイクロPCなどの機器向けに、低消費電力のx86プロセッサやソフトウェア、コンポーネントを開発していく。また、同社は試作品のチップを搭載した携帯電話や携帯ビデオプレイヤーのコンセプトモデルも開発した。 「われわれは、単位電力あたりのパフォーマンス向上を目標とする多くのプロジェクトを進めているが、これはそのなかの1つだ」と、同社の関係者は説明した。 Intelの幹部らは昨年、同社がx86プロセッサをベースにした低消費電力版の派生チップを開発していることを明らかにしたが、しかし家電機器への採用を想定したこれらのチップ
ITmediaニュース:IBMと東芝、Hot ChipsでCellを解説
IBMと東芝の半導体設計者は8月15日、Hot Chipカンファレンスにおいて、Cellプロセッサに関して内部構造や外部接続、ビデオ性能を向上させるよう設計されたコプロセッサなど幾つかの情報を明らかにした。 CellはIBM、東芝、ソニーが共同設計したマルチコアプロセッサで、プレイステーション 3に採用される予定だ。3社は高精細テレビレコーダーなどの家電や、ブレードサーバなどのエンタープライズコンピュータでもこのプロセッサは役に立つと考えている。 Cellはおそらく、約3.2GHzで動作するのだろう。講演者はプレゼンテーションで2度、3.2GHzというクロックスピードを例として挙げた。CellはIBMのPowerアーキテクチャを基盤とするが、負荷の高い作業はSPE（synergistic processing elements）と呼ばれる8個の処理ユニットが実行する。 これらSPEの接続が
ITmediaニュース:Intel、IDFで新しいアーキテクチャ発表へ
米Intelは間もなくサンフランシスコで開催のIntel Developer Forum（IDF）で、プロセッサに採用するアーキテクチャの大きな変更を発表する計画だ。 8月23日に行われるポール・オッテリーニCEO（最高経営責任者）の基調講演のハイライトは、2006年後半にデビューするIntelの「次世代アーキテクチャ」の発表になると、IDFジェネラルマネジャー、ロブ・チャップマン氏は今週のブリーフィングで語った。そのアーキテクチャの投入予定は、以前に発表されたプロセッサの立ち上げ時期と一致する。情報筋によると、このプロセッサは省電力の設計原則に基づいた共通のアーキテクチャを使用するという。 オッテリーニ氏は先に、2006年後半に立ち上げる次世代マルチコアプロセッサのコードネームは「Merom」「Conroe」「Woodcrest」になると発表したが、詳細を明かすことは控えた。だが以前から
ITmediaニュース:欠陥のあるプロセッサでも機能させる技術、HPが開発
HPの新しい「クロスバー設計」は、携帯電話のパケット送信に応用されている理論を使って、小さな製造上の欠陥があってもプロセッサが動作し続けられるようにする。（IDG） Hewlett-Packard（HP）の研究者らは、従来のトランジスタが原子レベルに達した後に性能の限界を超えられる製造技術を開発したと確信している。同社は6月9日、この成果を公表する見込みだ。この技術は「符号化理論」に基づき、信頼性の高い未来のプロセッサ回路を量産できるという。 この技術は、10年以内にトランジスタに取って代わることを目指した「クロスバーラッチ」研究プロジェクトの一環として開発されたもので、物理学会の6月6日号のNanotechnology誌に掲載される。 クロスバーラッチ回路はトランジスタではなく、並列に並んだナノワイヤのセットを直角に交差させたものを使う。ワイヤが交差する点がスイッチとなり、コンピューティ
さまざまなDSP搭載プロセッサ(その2) 大原雄介のSpring Processor Forum 2005レポート
カンファレンス会期：5月17日～18日(現地時間) 会場：米カリフォルニア州サンノゼ DoubleTree Hotel 前回は一般的なDSP搭載プロセッサについてご紹介したが、次はもう少し変わったものをご紹介したいと思う。 ●Tarari T9000 まずご紹介するのは、「Tarari T9000」である。実のところ、これは本当にDSPか? という疑問が湧くもので、SPFでは扱いに困った挙句“Cool Processor”(このCoolは冷えているという意味ではない)に分類された。とはいえ、内部構成を冷静に観察すると、動き方としてはGPP+DSPにかなり近いものがあるので、あえてここでご紹介したいと思う。 さてこのT9000、Tarariの言葉を借りれば“Content Processor”なる代物である。大分類としてはネットワークプロセッサになるのだが、いわゆるパケットのルーティングなど
Spring Processor Forum 2005レポート~松下のデジタル家電用CPU「UniPhier」
前日レポートでも少し触れた松下電器産業の“An Instruction Parallel-Processor (IPP) Architecture on the Panasonic Integrated Platform for Digital Consumer Electronics.”であるが、やはりUniPhierプロセッサの話題であった。 UniPhierは松下のデジタル家電用のプラットフォームだ。これまであまり公開されてこなかったUniPhierプロセッサの内部ということで、まず最初にこの話題をお届けしたい。 ●ポジショニング UniPhierプロセッサは今後PanasonicのIA製品に広く利用されてゆく、共通基盤となるプロセッサである。とはいっても、UniPhierで全てを賄うという意味ではない。UniPhierはコプロセッサといった位置付けである。UniPhierは ・In
TOPPERSプロジェクト、マルチプロセッサー対応のリアルタイムOS『TOPPERS/FDMPカーネル』を発表--オープンソースソフトウェアとして配布の予定
NPO法人“TOPPERSプロジェクト”は18日、東京都内にて報道関係者向けの説明会を開催し、マルチプロセッサー対応のリアルタイムOS『TOPPERS/FDMPカーネル』の開発成功と、オープンソースソフトウェアとしての配布を発表した。TOPPERSプロジェクトはITRON仕様をベースとした組み込み機器向けの各種ソフトウェアの開発と公開、教育を通じたシステム技術者の育成などを目的とした特定非営利活動法人(NPO法人)。名古屋大学 大学院情報科学研究科の高田広章教授とその研究室を中心に、団体正会員は77、合計会員数155を数え、各種ワーキンググループによる活動を行なっている。 今回発表されたTOPPERS/FDMPカーネルは、4年半前にTOPPERSプロジェクトが公開したOS『TOPPERS/JSPカーネル』をベースに、機能分散マルチプロセッサー環境に対応するリアルタイムOSとして開発されたも
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
http://pcweb.mycom.co.jp/articles/2005/08/30/hotchips1/
eetimes.jp 「低消費電力チップの開発に注力」、 米インテル社が開発者会議で発表 (2005/08/24)
東芝、Cellのコンパニオンチップをデモ--48チャネル同時録画可能に:ニュース - CNET Japan
サービス終了のお知らせ
http://pcweb.mycom.co.jp/articles/2005/04/28/coolchips2/