Verilog-HDL入門Verilog-HDL入門 2014年12月1日 修正： 2010年8月3日 公開 内田智久 E-sys, IPNS, KEK はじめに 回路設計未経験者向けに必要最低限のVerilog-HDL文法を解説した入門書です。 専門家向けに書かれた市販書籍は情報が多すぎるため、回路設計初心者からみると最低限何をどのように使えば良いのか分かりません。これは、対象読者が論理回路設計経験者（回路設計は出来るがVerilog-HDLは知らない人）だからです。 この文書の目的は“とにかくHDLで回路を表現できる事”であり、作業効率を上げるための便利な記述やエレガントな記述などは解説しません。この文章を理解した後は市販の書籍を読んで自分にあった記述方法を習得してください。 予備知識 ブロック図と回路図とは何かを知っている 階層構造回路の概念 基本4要素AND, OR, INVゲートおよびD-FFの動作を理解
