グラフィカル言語でつくるロボットカー――市販材料で挑戦 - 週刊アスキー
発売中の書籍『自律走行ロボットカーを作る グラフィカル言語でFPGAプログラミング』（関連サイト：Amazon）は、自分で構成をプログラムできる集積回路のFPGAを使って、タイトル通りに自律走行ロボットカーを作るというもの。 目の前をラジコンカーが走っている――何でもない光景だが、操縦する人がなく、さらに障害物を避けて走っているとなるとどうだろう？ ■個人でも作れるようになったロボットカー 生活を支援するロボットというと、iRobot社のロボット掃除機『ルンバ』や、ペットの役割をするアザラシ型の癒しロボット『パロ』（大和ハウス工業）など、目的に特化し機能を限定したものが思い浮かぶだろう。 支援という意味で自動車の世界に目を向けると、富士重工業の『EyeSight』では、ステレオカメラを使用して衝突を回避するシステムをルームミラーに搭載したり、また白線検知をしてレーンから外れないようにドライ
「最大のライバルはFPGAか」、ミニマルファブ・シンポジウム 2013が開催
小さなウエハーと小さな製造装置で、少量のICを低コストで作ることを狙うミニマルファブ（Tech-On!関連記事１、同2）。現在、0.5インチ（約12.5mm）のSiウエハーを幅30cmの製造装置群で処理できるようにと、各所で開発が進んでいる（同3）。 そのミニマルファブをテーマにした初めてのシンポジウム「ミニマルファブ・シンポジウム 2013」（主催はミニマルファブ技術研究組合）が2013年7月3日午後に東京・品川で開催された。基調講演2件のあとで、ミニマルファブの顔とも言える原史朗氏（ミニマルファブ技術研究組合 開発プロジェクトリーダ、産総研コンソーシアム・ファブシステム研究会 代表）らが、ミニマルファブの概要などを紹介した（ミニマルファブ技術研究組合の関連ページ）。 シンポジウムの最後のメニューは、パネル討論会だった。この記事では、討論会の概要を報告する。司会の原氏に加えて、5名のパネ
FPGAとJTAG | 特殊電子回路
2024/3/8 未踏会議2024出展のお知らせ 2023/10/13 Artix-7評価ボード価格改定のお知らせ 2023/6/28 新製品! ZYNQ搭載ADC/DAC「Cosmo-Z Mini2」販売開始のお知らせ 2023/5/22 Vivado2022.2版のPCIe-DDR3-XDMAデザインをリリース(Cosmo-K) 2023/3/22 特電製品ならびにTrenz製品在庫のご案内 2023/1/23 展示会ネプコンジャパン 2023東京展に出展します 2022/12/19 半導体真贋判定サービス「シン・IC」のWebサイトを公開しました 2022/12/12 展示会SEMICON JAPAN 2022に出展します 2022/10/6 【書籍】ZYNQで実用的なシステムを作るための本 を出版しました 2022/9/23 IC真贋判定サービスが第６回事業再構築補助金に採択されま
FPGAマガジン No.1 高速ビデオ・インターフェース×FPGA【PDF版】
●本書は著作物であり，著作権法により保護されています．本書の一部，または全部を著作権者に断りなく，複製または改変し他人に譲渡すること，インターネットなどに公開することは法律により固く禁止されています．違反した場合は，民事上の制裁および刑事罰の対象となることがあります． ●本書は，CQ出版社から出版された，2013年5月1日発行の同タイトルの雑誌・書籍をPDFファイルとしたものです．電子版制作の都合上，オリジナルの書籍と比べて，一部の書体や線の太さ・種類が変更になっている場合があります．また，電子版という性格から，オリジナルの書籍と同一のプリント品質は保証できません．ご了承ください． ●予告なく，本サービス（Tech Village 書庫＆販売）を一時休止または終了することがあります．サービス休止時やサービス終了後は，本コンテンツをダウンロードまたは閲覧できなくなります． 解説 ※ 本コンテ
FPGAでライフゲームを作りました - 西尾泰和のはてなダイアリー
動画の内容 ランダムに初期化(see 線形帰還シフトレジスタ - Wikipedia) しばらく実行(高速モード：1ステップ3msec。VGA60Hzの画面の更新が17msecなので画面1回更新されるごとに5ステップ進んでいる計算) 画面をクリア、低速モード(256倍遅い)に移行 Rペントミノを配置するボタンを押す しばらく走らせる 高速モードに変える 実装 読み書き用のアドレスをインクリメントする 2行+3マス文の323bitのシフトレジスタに読んだデータをpushする(see シフトレジスタ - Wikipedia) シフトレジスタの0, 1, 2, 160, 161, 162, 320, 321, 322の9ビットを束ねてアドレスとし、ライフゲームのルールがハードコードされた512bitのROMから1bit読む 読んだ値をVRAMに書き込む 各1クロックでできるかな〜と思ったけども、
FPGA超並列時代に向けて！？ － 関数型プログラミングを学ぶわけ - fintopo
私の頭はループ脳、って書いた。 メソッドチェーンとループ脳 - fintopo ループってのは、順次処理の繰り返しってことなんだよね。つまりプログラマは、添字の順番に処理されることを期待している。 PASCALのfor文にはdowntoという構文がある。通常はカウントアップでfor文を回すんだけど、カウントダウンで回したい時があるんだよね。これなんかまさに順番が重要ってことを示している。 だけど、関数型プログラミングってのは、処理の順番を気にしない。・・・まぁ、原則的には。 数学的な関数の適用というのは、集合の各要素に対して個別に関数処理をすることで、順番なんて関係ないんだよね。まぁ、遅延評価とか、末尾再帰とか、現状のコンピュータ上で実行するための話ってのは、どうしても出てくるわけだけれども。 そう、問題は現状のCPUのアーキテクチャにある。マシン語レベルで順次処理と条件分岐が大前提として
FPGAを使った数値演算回路実現の勘所(3) ―― 浮動小数点演算器の構成を考える Part 1
今回は，浮動小数点演算の基礎，および浮動小数点による四則演算の処理手順について説明します．固定小数点演算の場合と異なり，浮動小数点演算では，フォーマットや有効けた数，誤差などについての正確な理解が求められます．取り扱いが面倒な浮動小数点演算ですが，仕組みをきちんと把握していれば，効果的にFPGAへ回路を実装することができます．（編集部） 技術解説・連載「FPGAを使った数値演算回路実現の勘所」 バック・ナンバ 第1回 加算器の構成を考える 第2回 乗算器の構成を考える FPGAにおける浮動小数点演算回路の実現を考えてみます． 「浮動小数点演算」． 何だか面倒くさそうな印象しか与えないような響きですね．筆者も昔は避けて通りたい方式でしたし，面倒なのは今も変わりません．少なくとも固定小数点演算より面倒であることは事実ですし，避けて通れるのであれば，それに越したことはないでしょう．しかし，手
FPGAコーナー - MONOist
アルテラのFPGA「MAX 10」を搭載した開発ボード「MAX 10 NEEK」にはLEDやフラッシュメモリなどの各周辺機器が備えられている。今回はLEDを使ったストップウォッチを開発し、内蔵メモリから起動する。
プログラマブルロジックデバイス - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "プログラマブルロジックデバイス" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL（2018年8月） ザイリンクス社製CPLD プログラマブルロジックデバイス (programmable logic device: PLD) は、製造後にユーザの手元で内部論理回路を定義・変更できる集積回路である。 概要[編集] 通常の集積回路（IC、LSI）は設計時に仕様や機能が定まり、製造時に全ての回路が固定されるために、後から回路を変更する事は出来ない。これに対してプログラマブルロジックデバイスは、出荷時には特定の処理を行う回路が定義されておらず、ユーザ
FPGA - Wikipedia
Altera Stratix IV GX FPGA FPGA（英: field-programmable gate array）は、製造後に購入者や設計者が構成を設定できる集積回路であり、広義にはPLD（プログラマブルロジックデバイス）の一種である。現場でプログラム可能なゲートアレイであることから、このように呼ばれている。 概要[編集] FPGAの構成設定は一般にハードウェア記述言語 (HDL) を使って指定し、その点はASICに近い。FPGAはASICで実装できる任意の論理機能を実装できる。出荷後に機能を更新でき、設計面で部分的に再構成でき[1]、ASIC設計よりエンジニアリングコストが低い点などが多くの用途で利点となる[2]。 FPGAに含まれるプログラム可能な論理コンポーネントを「論理ブロック」などと呼び、それら論理ブロック間を相互接続する再構成可能な配線階層がある。この構成によって
再構成可能コンピューティング - Wikipedia
計算機科学者ライナー・ハルテンシュタインは、再構成可能コンピューティングを「アンチマシン」と呼称している。ハルテンシュタインによれば、これは従来のフォン・ノイマン・マシンからの根本的パラダイムシフトを表したものだという[7]。ソフトウェアからコンフィグウェア（FPGAの回路構成）への移行により、処理速度が劇的に向上すると同時に、消費電力も劇的に減らすことができる。しかし、FPGAの実装密度はムーアの法則で示されるものよりずっと低く、クロック周波数も最新のマイクロプロセッサに比べると大幅に低い。そのためハルテンシュタインはこれを「再構成可能コンピューティングのパラドックス」と呼んでいる。これは、パラダイムシフトであるがゆえのパラドックスであり、従来のパラダイムが持つフォン・ノイマン・ボトルネックが一因となっている。 ニック・トレデニック（英語版）は、コンピューティングのパラダイムを分類するこ
FPGAでCPUを作ろう 〜FPGAで、あなたも自分がデザインしたコンピュータを動かせる〜
サポートサイト著者によるサポートページが公開されています→『FPGAでCPUを作ろう』サポートページ 書誌情報 著者: 岸本誠 発行日: 2012-03-21 最終更新日: 2012-06-22 バージョン: 1.0.0 ページ数: 112ページ(A4PDF版換算) 対応フォーマット: EPUB, PDF 出版社: 達人出版会 対象読者 プロセッサの設計方法についての知識はあるが、FPGA を使ったりといった電子工作の経験はない、という方。あるいは、電子工作の経験はあるが、プロセッサの設計方法はよくわからない、という方。 著者について 岸本誠 計算機科学を専攻した後、プログラマとして働く。プログラマとしてした仕事としては、Globus Toolkit と計算アプリケーションの間で使うミドルウェアに関係した開発と調査だったが、GT 3 と 4 で採用されていた XML ウェブサービス（ SO
高性能な3Dグラフィックス描画をFPGAで手軽に実現できるPICA 200 for FPGA
ニンテンドー3DSのグラフィックスや、オリンパスの第3世代マイクロフォーサーズ(マイクロ一眼)「E-P3/E-PL3/E-PM1」のGUI向けにグラフィックスIPコアを提供しているディジタルメディアプロフェッショナル(DMP)。同社とFPGAベンダXilinxの日本法人ザイリンクスは2011年8月に、XilinxのハイエンドFPGA「Virtex-6」ファミリを搭載した3D/2Dグラフィックスシステム開発評価ボードとDMPの3D/2DグラフィックスIPを統合した「PICA 200(SMAPH-F) for FPGA Virtex-6 Evalution Kit」を発表した。これにより、手軽に3Dグラフィックスの開発が可能になると両社は語っている。今回、DMPとザイリンクスの双方に話を聞く機会を得たので、その様子をお伝えしたい。 そもそもDMPは2002年7月に法政大学の池戸恒雄教授により設
FPGAでエクストリームなコンピューティングの会 - ぱたへね
FPGAでエクストリームなコンピューティングの会という謎の勉強会に呼ばれたので参加してきました。僕も発表する予定だったのですが、時間が取れず今回は発表無しでした。時系列ｇｄｇｄで感想を。 FPGAで証券取引の話がとても面白かったです。話を聞くまでは証券取引の記事にでてくる数msというのがFPGAだったら余裕で、FPGAなめんなと思っていました。FPGAの中にCPU乗せてCで書いたアルゴリズムがCPU上で走っているのかなと勝手に想像していました。しかし、良く話を聞いていると、msは発注するまでの許容時間の話で、実際にFPGAとして応答しないといけない時間は20us程度、結構厳しい速度ですね。ふと確認したら高位合成のHandel-Cで有名なセロクシカが、完全に金融に移行していて驚きました。 FPGAでWebサーバとFPGAで高速のデータベース処理は、いまいち使われている技術の違いが分かりません
CPUはオワコン - きしだのHatena
FPGAでCPUを組んでると、フェッチ部やデコーダ部で足し算や掛け算をしようとして、そんなことしたらCPUの意味ないなーと思ってしまうことがありました。 で、よく考えたら、FPGAでロジックを組むならCPUの意味はないんです。 だいたい、ひとつの処理実行するのに何クロックかかってんですか！と。 CPUでは、計算効率をよくするためにパイプラインという仕組みが使われています。 最近では、18段とかのパイプラインもあるようです。 ここで、18段のパイプラインのうち、実際に計算を行うのは2段か3段だったりします。残りの15段くらいは、命令や計算結果を読んだり書いたりしているだけです。 このパイプラインも、ほとんどはメモリの読み書き、それも命令の読み込みに多くが使われます。 であれば、CPUにしなければ、18段全部計算に使えるんじゃね？という話になりますね。 決まりきった計算を行うのに、いちいちメモ
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
自律飛行型ドローンはできますか？ 東大の若き研究者・此村領に訊いてみた
サービス終了のお知らせ