東芝は，従来比で最大77％（測定データ上の値）の低電力化が図れるフリップフロップ回路を開発したと発表した。モバイル機器向けチップなどへの搭載を狙う。今回のフリップフロップを含む無線LANチップを40nm CMOSプロセスで試作したところ，従来のフリップフロップを搭載する場合に比べて，チップ全体で約24％の消費電力を削減できることを確認した。
【ISSCC】東芝，最大77％低電力化したフリップフロップ回路を開発
東芝は，従来比で最大77％（測定データ上の値）の低電力化が図れるフリップフロップ回路を開発したと発表した。モバイル機器向けチップなどへの搭載を狙う。今回のフリップフロップを含む無線LANチップを40nm CMOSプロセスで試作したところ，従来のフリップフロップを搭載する場合に比べて，チップ全体で約24％の消費電力を削減できることを確認した。
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
