米Actel Corp.は，同社のアナログ回路を搭載したFPGAの「Fusion」シリーズで，ソフトウエアによるキャリブレーション（較正）機能を強化した。新しいキャリブレーション機能のIP（intellectual property）コアにより，Fusion内部で誤差0.53％のA-D変換器を実現できるとする。従来は，この水準の精度が必要な場合は，外付けのA-D変換器を利用しなければならなかった。
米Actel，FPGAで高精度のA-D変換器を実現できるキャリブレーション機能を提供
米Actel Corp.は，同社のアナログ回路を搭載したFPGAの「Fusion」シリーズで，ソフトウエアによるキャリブレーション（較正）機能を強化した。新しいキャリブレーション機能のIP（intellectual property）コアにより，Fusion内部で誤差0.53％のA-D変換器を実現できるとする。従来は，この水準の精度が必要な場合は，外付けのA-D変換器を利用しなければならなかった。
画像処理過程を自動構築するシステム，横国大とアイピーフレックスが共同開発
横浜国立大学の長尾智晴研究室と，ダイナミック・リコンフィギャラブル技術を手掛けるアイピーフレックスは，目標画像を与えることで画像処理システムを自動的に構築できるシステム「DAPDNA-ACTIT」を開発した。各種画像処理フィルターの組み合わせや適用順序を，遺伝的プログラミング（GP：genetic programming）を用いて最適化する手法「進化的画像処理」を長尾研究室が開発し，今回，これをアイピーフレックスのダイナミック・リコンフィギャラブル（動的再構成）型プロセサ「DAPDNA-IMX」向けに移植した。産業用の検査画像処理や医用画像処理，3次元画像処理などの用途に向ける。
エジンバラ大学、FPGA採用のスーパーコンピュータを公開
従来よりエネルギー効率が10倍高く、処理速度が最大で300倍というスーパーコンピュータがスコットランドで公開された。 このたび公開された「Maxwell」は、従来のプロセッサの代わりにFPGA（Field Programmable Gate Array）を採用している。エジンバラ大学で構築された。 開発者らは、Maxwellが新世代を代表するコンパクトでエネルギー効率のよいコンピュータになると信じている。FPGAチップは普通の汎用プロセッサと異なり、プログラミングによって、ユーザーの希望する特殊なタスクを実行できる。一度プログラミングが済めば、FPGAチップは汎用チップでソフトウェアを実行するよりはるかに高速にタスクを実行できる。 またこの技術を利用したマシンは、同等のマシンより設置場所を取らず、はるかに低温で動作する。Maxwellは、Edinburgh Parallel Computi
産総研、FPGAで10Gbpsのパフォーマンスを実現するウイルスチェックシステム開発
産業技術総合研究所は、FPGAを用いることで動的な定義ファイルの更新と高速なウイルス検出を両立させるウイルスチェックシステムを開発した。 産業技術総合研究所（産総研）は11月22日、FPGAを用いることで動的な定義ファイルの更新と高速なウイルス検出を両立させるウイルスチェックシステムを開発したことを発表した。 現在のウイルス対策製品の多くは、PC上の汎用CPUでソフトウェアを動作させる形で実現されているため、パフォーマンスへの影響が大きかった。 これに対し産総研が開発したシステムでは、機能の書き換えが可能なFPGAにウイルスチェックの仕組みを実装しており、PCなどとネットワークとの間に置いて利用する。特徴は、10Gbpsクラスのパフォーマンスでウイルス検出を実現しながら、新規／亜種ウイルスに対応できるよう、定義ファイルデータベースの更新に合わせてFPGAも自動更新できること。産総研によると
いまさら聞けない FPGA入門（1/3） ― ＠IT
ECサイトを題材にソフトウェア開発の全工程を学ぶ新シリーズ「イチから全部作ってみよう」がスタート。シリーズ第6回は、開発方法の整備やスパイラルモデルなど、前回に続きさまざまな問題がある要求仕様フェーズの対処法について解説します。
IBUFGとBUFGの違い - なひたふJTAG日記
IBUFGというコンポーネントがあるが、IBUFGとBUFGは全く別物で、IBUFGの出力はBUFGの出力(グローバルクロック)にはならないようだ。 つまり、 IBUFG≠IBUF＋BUFG である。 少なくとも、Spartan2とSpartan3とVirtex2Proではそうなった。 なぜこんなことが気になったかというと、CoregenでDCMを合成すると、CLKIN_IBUFG_OUTとCLK0_OUTという同じ周波数の2つの出力が作られる。 ここで、CLK0_OUTを使っていればよかったのだが、CLKIN_IBUFG_OUTを使ってしまった。 そして次の図のような回路を組んだときに、下側の青いクロックで組んだ回路のスキューが非常に大きく、ハマったからである。(ハマりの詳細については前回と前々回を参照) このとき、FPGA内で使用されるグローバルクロックは、上の図の赤い線の部分の２つの
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
米大学がFPGAで「デスクトップ・スーパーコンピュータ」を試作
ASICをFPGAで模擬するための米国特許，米Aldecが取得
http://www.xilinx.co.jp/xlnx/xil_ans_display.jsp?iLanguageID=2&getPagePath=21406&BV_SessionID=@@@@0926782588.1140079113@@@@&BV_EngineID=ccciaddhdddimfecefeceihdffhdfjf.0
アンサー #9690 - Virtex/-E/-II、Spartan-II - CLKDLL/DCM のフィードバック入力を駆動する場合、どの CLKDLL/DCM 出力を使用すればよいか
http://www.xilinx.co.jp/xlnx/xil_ans_display.jsp?iLanguageID=2&getPagePath=19445
アンサー #13349 - Virtex-II/Virex-II Pro、DCM - 固定モードの位相シフトに負の値を使用する場合の問題について
[Xilinx DCM Wizard - General Setup] ダイアログ ボックス
http://toolbox.xilinx.com/docsan/3_1ij/data/common/lib/chap04/lib04037.htm
Xilinx向けmakefile - PukiWiki
アンサー #11756 - 5.1i Virtex-II - IBUFG、DCM、BUFG、BUFGMUX の配線制限
アンサー #14425 - Virtex-II/II Pro/4/5 DCM - DCM が外部または内部フィードバックでコンフィギュレーションされている場合のコンフィギュレーション後のリセットの推奨 (VHDL/Verilog)
http://www.xilinx.co.jp/xlnx/xil_ans_display.jsp?iLanguageID=2&iCountryID=2&getPagePath=13642
Virtex2ProとTDOのプルアップ - なひたふJTAG日記