富士通、トランジスタで組み合わせ最適化問題を1万倍速く解く技術を開発 ～実用性で量子コンピュータを越す
汎用CPUの1800倍、近似アルゴリズム特化の「CMOSアニーリング」とは？
今回のテーマは、組み合せ最適化問題を従来の1800倍のエネルギー効率で計算し、室温で動作する新型半導体コンピュータで利用される「CMOSアニーリング」という技術だ。世界初の商用量子コンピュータといわれ話題を振りまいた「D-Wave」と同様に組み合せ最適化問題の計算を一般的なCMOS製造プロセスで作れるチップで実現する。 「CMOSアニーリング」って何？ CMOSアニーリングは、物流など社会インフラの各領域で求められる「組み合せ最適化問題」をスピーディーに解決（近似解の導出）する、半導体を用いた新しい手法だ。2015年2月に日立製作所が、この手法を採用したCMOS半導体回路を試作し、2万0480のパラメータ（組み合せパターンとしては約1兆の500乗通り）の中から最適に近い、実用的に用いられるパターン（近似解）をわずか数ミリ秒で求められることを実証した。処理に要する電力は0.05ワットで、これ
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
