2/16にカーネル/VM探検隊@関西で発表した内容です。初めてのCPUを作ってみた。でもそのCPUはちょっと変わってて…?
ここでは,Verilog HDLの文法についておさらいする.Verilog HDL 2001では,それまで文法的にあいまいとされてきた部分などが修正されている.記述スタイルについてVerilog HDL 2001で改定された部分を説明する. (編集部) Verilog HDLは,1995年にIEEE 1364として標準化されましたが,その後さまざまな修正と拡張が行われ,2001年にIEEE 1364-2001として新しい標準になりました.既存の機能もそのまま使えるように,仕様追加の形で改訂されています. そこで,新たにHDL設計を始める方でもわかるように,Verilog HDL 2001の文法を「記述スタイル編」と「文法ガイド編」に分けて解説します.なお,記述スタイル編では,新旧両方のスタイルが可能な場合には併記せず,新スタイルのみを紹介しています.文法ガイド編では両方を併記しています.
Verilog-HDL 入門 私は,LSI に関する研究をしているため,回路をテキストで記述する(ネットリストを書く)ことがあります。これが,結構面倒くさい!! ある時ふと「Verilog」で回路を設計してみようと思い,記述してみると Verilog で記述する方が“ん10倍”楽でした(← 専門の人からすると,当然だと思いますが…)。 今回,Verilog に関する自分用のメモとしてこのページに残すことにしました。ただし,私は Verilog-HDL の専門家ではないので,誤った記述が多々存在するかもしれません。その場合には,ぜひご一報ください。 (注:プログラムも表も,キャプションを全て“図”としています) メインメニュー Verilog-HDL とは Verilog シミュレータと波形表示ソフトのインストール いりなり Verilog を書いて,シミュレーションしてみる Verilog
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く