R4000 - Wikipedia
R4000は、MIPS III命令セットアーキテクチャ (ISA) を実装したマイクロプロセッサで、ミップス社が設計した。1991年10月1日に正式発表された[1][2]。64ビットのマイクロプロセッサとしては最初期のもので、MIPS III を最初に実装した。1990年代初期、RISCマイクロプロセッサは Intel486 などのCISCマイクロプロセッサに取って代わることが期待され(1991年当時、副社長だったスキップ・ストリッター（英語版）はR4000を製造するNECが486を製造するintelとの価格競争に勝つだろうとの見方を示していた[3])、R4000はRISCプラットフォームの業界共通規格である Advanced Computing Environment（英語版） (ACE) で使用するマイクロプロセッサに選ばれた。ACE自体は様々な要因が重なって失敗に終わったが、R400
遅延スロット - Wikipedia
遅延スロット（ちえんスロット）またはディレイスロット（英: Delay slot）は、直前の命令が効力を発揮する前に実行される命令のスロット（位置）を指す。最も典型的な形態としては、RISCやDSPアーキテクチャでの分岐命令(遅延分岐[1])の直後の位置の命令がある。この命令は分岐が実際に行われる前に実行される。従って、その命令は（その場所が遅延スロットであることを理解していないと）無意味な位置にあるように見える。アセンブラは一般に自動的な命令の並べ替えを行い、コンパイラやプログラマが遅延スロットを気にせずにコードを書けるようにしている。 分岐遅延スロット[編集] 分岐命令があるとき、パイプライン上その直後に位置する遅延スロットを分岐遅延スロット（branch delay slot[2]）と呼ぶ。分岐遅延スロットは主にDSPアーキテクチャや古いRISCアーキテクチャに見られる。MIPS、P
MIPS Quick Tutorial
MIPS Architecture and Assembly Language Overview Adapted from: http://edge.mcs.dre.g.el.edu/GICL/people/sevy/architecture/MIPSRef(SPIM).html Data Types and Literals Data types: Instructions are all 32 bits byte(8 bits), halfword (2 bytes), word (4 bytes) a character requires 1 byte of storage an integer requires 1 word (4 bytes) of storage Literals: numbers entered as is. e.g. 4 characters enclose
Compact Board Computers
私が常用している小型ボードコンピュータを紹介します。 PPC ベースのボードなども所有していますが、なぜか常時稼動は MIPS ISA のものばかりになってます。理由は本人にも不明ですが、如何にも○○向けというものは趣味の世界では使う気がしない性格なので、マニアックなものが MIPS ISA のものだったというだけのような気がします。 国産設計（ISAは国産でないですが）のハイエン ドプロセッサが MIPS ベースしか残っていないのも、何か関係あるのかもしれませんね。 コンテンツ L-Card+SEMB1200Aコラム−MIPS のメモリ空間 L-Card+一 部で？有名な名刺サイズの Linux ベースのボードコンピュータです。秋葉原のぷらっとホームなどでも扱っていましたので、それなりにはご存知の方も多いのではないかと思います。 Laser5 (http://www.laser5.co.
MIPSアーキテクチャ - Wikipedia
MIPSアーキテクチャは、ミップス・コンピュータシステムズ（現ミップス・テクノロジーズ）が開発したRISCマイクロプロセッサの命令セット・アーキテクチャ (ISA) である。 概要[編集] MIPSは "Microprocessor without Interlocked Pipeline Stages"（(命令)パイプラインのステージに「インターロックされたステージ」がないマイクロプロセッサ）に由来しており、R2000の頃のマイクロアーキテクチャの特徴からの命名である（が、その後そのような特徴が薄れていったのも、他のRISCと同様である）。MIPS値にも掛けている。 当初は32ビット幅のレジスタとデータバスを持つ32ビットの構成だったが、後に64ビットに拡張された。MIPSアーキテクチャには下位互換のある複数の命令セットが存在する。それぞれ、MIPS I、MIPS II、MIPS III
[品切れ重版未定2017.8.8] MIPSプロセッサ入門
MIPSプロセッサは，ディジタル・テレビやセットトップ・ボックス(STB)，ケーブル・モデム，ルータなどの市場で高いシェアを獲得している．最近では，ネットワーク機器向けにマルチコア構成のMIPSプロセッサを開発するベンチャ企業なども増えている．1981年に米国Stanford Universityで開発された，もっとも伝統のあるRISC(Reduced Instruction Set Computer)プロセッサ”MIPS”．本書では，MIPS32/MIPS64アーキテクチャ，および実際のプロセッサの活用事例などについて詳しく解説する． 目次 第1部 MIPSアーキテクチャ解説編 MIPS32およびMIPS64アーキテクチャからシンセサイザブル・コアまで 第1章 MIPSアーキテクチャの変遷と現状 1 組み込み市場のMIPS 2 「Killer Experience」を実現したSoC設計を
![[品切れ重版未定2017.8.8] MIPSプロセッサ入門](https://cdn-ak-scissors.b.st-hatena.com/image/square/3d0f07d38a1407c982f913847a47458435ea5ecf/height=288;version=1;width=512/http%3A%2F%2Fwww.cqpub.co.jp%2Fhanbai%2Fbooks%2F49%2F49951l.jpg)
MIPS porting Android 3.0 Honeycomb platform
IntoMobile Breaking news, information, and analysis on the latest mobile phones and mobile technology MIPS Technologies is no stranger to Android. As a matter of fact, the company was showing off few MIPS-powered smartphones and tablets running Google’s mobile OS during this year’s CES. Now they’ve announced that “mastering” Android 3.0 Honeycomb platform is their (logical) next step. MIPS Technol
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Mobile Core Wars: How the Chip Makers Stack Up
Intel, MIPS scramble to support Android 4.0 on tablets | Computer Hardware - InfoWorld
リダイレクトの警告