共同発表：イオン性分子を塗布してグラフェンを半導体化できることを理論的に提示
平成２４年１１月３０日 科学技術振興機構（ＪＳＴ） Tel：03-5214-8404（広報課） 産業技術総合研究所 Tel：029-862-6216（報道室） 筑波大学 Tel：029-853-2040（広報室） ＪＳＴ 課題達成型基礎研究の一環として、産業技術総合研究所 ナノシステム研究部門 大谷 実 研究グループ付と筑波大学 岡田 晋 准教授らは、イオン性分子注１）を２層のグラフェン注２）表面に吸着させることによりグラフェンを半導体化できることを理論的に提示しました。また、吸着させるイオン性分子の種類を制御することにより、半導体化された２層グラフェンの伝導特性を制御できる可能性があることを理論的に示しました。 グラフェンは炭素原子が蜂の巣状に６角形のネットワークを形成したシートで、原子１層からなる究極の薄さと、そのシート上に高移動度の電子が存在することから、世界的に注目されている新材料
【レポート】Intelが22nmプロセスに採用するTri-gateトランジスタを読み解く | エンタープライズ | マイコミジャーナル
2011年5月4日、Intelは次世代の22nmプロセスではトライゲート(Tri-gate)トランジスタを採用すると発表した。同Tri-gateトランジスタのプレゼン資料はIntelのWebサイト(注:リンク先はPDF)に公開されている。 これまでの一般的なMOSトランジスタは、図1のようにシリコン基板(Silicon Substrate)上に薄いゲート酸化膜(Gate Oxide)を挟んでゲート電極を設けるという平面構造であったが、今回のTri-gateトランジスタでは図2のように3次元構造に変わる。 図1 従来のプレナートランジスタ 図2 Intelのトライゲートトランジスタ Tri-gateトランジスタでは紙面奥行方向に延びているシリコンの薄い板(フィン)があり、それに直行するように少し厚めのゲートと書かれた板状の電極が設けられている。そして、ゲートとシリコンフィンの間には黄色で書か
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
ソーラーパネルの超・低価格化を、ナノ技術が切り開く
