<電源システムと1つのNAND型フラッシュ・メモリー・チップを組み合わせた場合で比較すると、従来に比べて消費電力を68％低減できる。また、NAND型フラッシュ・メモリーの面積をチップ当たり5～10％削減可能>

fujikumo のブックマーク 2009/02/17 18:56

<blockquote class="hatena-bookmark-comment"><a class="comment-info" href="https://b.hatena.ne.jp/entry/12165272/comment/fujikumo" data-user-id="fujikumo" data-entry-url="https://b.hatena.ne.jp/entry/eetimes.jp/article/22809/" data-original-href="http://eetimes.jp/article/22809/" data-entry-favicon="https://cdn-ak2.favicon.st-hatena.com/64?url=http%3A%2F%2Feetimes.jp%2Farticle%2F22809%2F" data-user-icon="/users/fujikumo/profile.png">【ISSCC 2009】東大が3次元SSD向け電源回路を開発、低消費電力と小型化に大きく寄与(1/2) ― EE Times Japan</a><ul class="comment-tag" style="list-style: none; margin: 0px;"><li style="float: left">[<a href="https://b.hatena.ne.jp/q/semiconductor">semiconductor</a>]</li><li style="float: left">[<a href="https://b.hatena.ne.jp/q/technology">technology</a>]</li></ul><br><p style="clear: left">&lt;電源システムと1つのNAND型フラッシュ・メモリー・チップを組み合わせた場合で比較すると、従来に比べて消費電力を68％低減できる。また、NAND型フラッシュ・メモリーの面積をチップ当たり5～10％削減可能&gt;</p><a class="datetime" href="https://b.hatena.ne.jp/fujikumo/20090217#bookmark-12165272"><span class="datetime-body">2009/02/17 18:56</span></a></blockquote><script src="https://b.st-hatena.com/js/comment-widget.js" charset="utf-8" async></script>

このブックマークにはスターがありません。
最初のスターをつけてみよう！