サクサク読めて、アプリ限定の機能も多数!
プロセサの論理設計の際に用いられる記述手法 HDL 、Verilog等
ultraquiz のブックマーク 2008/02/07 13:33
Register-transfer level - Wikipedia[+][processor][terminology]プロセサの論理設計の際に用いられる記述手法 HDL 、Verilog等2008/02/07 13:33
このブックマークにはスターがありません。 最初のスターをつけてみよう!
en.wikipedia.org2008/02/07
In digital circuit design, register-transfer level (RTL) is a design abstraction which models a synchronous digital circuit in terms of the flow of digital signals (data) between hardware registers...
2 人がブックマーク・1 件のコメント
\ コメントが サクサク読める アプリです /
プロセサの論理設計の際に用いられる記述手法 HDL 、Verilog等
ultraquiz のブックマーク 2008/02/07 13:33
このブックマークにはスターがありません。
最初のスターをつけてみよう!
Register-transfer level - Wikipedia
en.wikipedia.org2008/02/07
In digital circuit design, register-transfer level (RTL) is a design abstraction which models a synchronous digital circuit in terms of the flow of digital signals (data) between hardware registers...
2 人がブックマーク・1 件のコメント
\ コメントが サクサク読める アプリです /