Building a RISC-V PC - AB Open
How we assembled a RISC-V desktop computer. (video at the bottom of this post.) While it’s clear that the most significant opportunities for RISC-V will be in democratising custom silicon for accelerating specific tasks and enabling new applications — and it’s already driving a renaissance in novel computer architectures, for e.g. IoT and edge processing — one question that people cannot help but
RISC-V の現況と Esperanto Technologies のアプローチ（文字化けあり）
2019/2/2 の FPGA Extreme で話した RISC-V に関する概説。当日は AI 専用設計ハードウェア関連のテーマが多かったので、それと対照しやすい部分を重点的に取り上げた。 当日のスピーチはこちら。 https://www.youtube.com/watch?v=1bugCMkEbc4&t=10441 === page 5 の表が文字化けしています。こちらが修正版です。ごめんなさい。 https://www.slideshare.net/yutakayasuda/riscv-esperanto-technologies-130403834/yutakayasuda/riscv-esperanto-technologies-130403834
RISC-Vのアウトオブオーダコアで体験するSpectre/Meltdown (1. Variant-1を動かしてみる) - FPGA開発日記
BOOM v2.2がリリースされたことに伴い、BOOMを使ったSpectre/Meltdownの攻撃手法を再現するリポジトリの存在を知った。 boom-attacks というリポジトリだ。これはアウトオブオーダプロセッサのBOOMを使い、Spectreの攻撃手法を再現しようというものである。 github.com このリポジトリ曰く、Spectre/Meltdownのうち、 Variant-1 : Bound Check Bypassを再現する (condBranchMispred.c) Variant-2 : Branch Target Injectionを再現する (indirBranchMispred.c) を再現できる。実装中でまだ未完成であるが、Return Stack Buffer Attackについても実装中とのこと。 テスト環境としては、BOOM側のリポジトリとして8bb0
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
xv6: a simple, Unix-like teaching operating system
ハードウェア記述言語Chiselを もっと活用するためのDiplomacy概説
https://web.eecs.utk.edu/~smarz1/courses/ece356/notes/assembly/
GitHub - mit-pdos/xv6-riscv: Xv6 for RISC-V
